Roteamento de PCB: EMI e integridade do sinal, retornam perguntas atuais

Se houver alguma lição sobre EMI / SI que eu tomei, é minimizar os loops de retorno o máximo possível. Você pode trabalhar com muitas diretrizes EMI / SI a partir dessa declaração simples.

No entanto, não ter visto ou nunca visto o Hyperlynx ou qualquer tipo de ferramenta completa de simulação de RF ... é um pouco difícil imaginar o que especificamente eu preciso me concentrar. Meu conhecimento também é inteiramente baseado em livro / internet ... não formal ou baseado em muitas discussões com especialistas, então provavelmente tenho concepções ou lacunas estranhas.

Como eu imagino, tenho dois componentes principais para um sinal de retorno. O primeiro é um sinal de retorno de baixa frequência (DC-ish) que segue geralmente como seria de esperar ... ao longo do caminho de menor resistência através da rede / plano de energia.

O segundo componente é um sinal de retorno de alta frequência que tenta seguir o traço do sinal no plano de terra. Se você alternar as camadas de, digamos, a camada superior para a camada inferior em uma placa de 4 camadas (sinal, terra, potência, sinal), o sinal de retorno de HF tentará, como eu entendo, pular do plano de terra para o plano de energia, desviando através do caminho disponível mais próximo (limite de desacoplamento mais próximo, espero ... que para HF também seja curto).

Suponho que se você colocar esses dois componentes em termos de indutância, é tudo a mesma coisa realmente (quase a resistência DC é o que importa, na HF menor indutância significa seguir o rastro) .. mas é mais fácil para mim imaginá-los separadamente como dois modos diferentes de lidar.

Se estou bem até agora, como isso funciona nas camadas de sinal interno com dois planos adjacentes?

Eu tenho uma placa de 6 camadas (sinal, terra, potência, sinal, terra, sinal). Toda camada de sinal possui um plano de aterramento adjacente totalmente ininterrupto (exceto vias / buracos, obviamente). A camada de sinal do meio também possui um plano de energia adjacente. O plano de energia é dividido em várias regiões. Tentei manter isso no mínimo, mas minha divisão de 5V, por exemplo, assume a forma de um grande e grosso "C" ao redor da parte externa da placa. A maior parte do restante é de 3,3V, com uma região de 1,8V sob a maior parte de um BGA grande, com uma região de 1,2V muito pequena perto do centro disso.

(1) Meu plano de energia dividido me causará problemas, mesmo se eu me concentrar em garantir que os sinais tenham bons caminhos de retorno através dos planos de terra? (2) O caminho de retorno de baixa frequência com um desvio amplo no meu split de avião de 5V em forma de "C" causará problemas? (Eu geralmente acho que não ...?)

Eu posso imaginar que dois planos ininterruptos com indutância quase igual possivelmente induzam a corrente de retorno a fluir em ambos ... mas meu palpite é que qualquer desvio significativo necessário no plano de energia faria o sinal de retorno se inclinar fortemente em direção ao plano de terra.

(3) Além disso, as camadas central e inferior compartilham o mesmo plano de terra. Quão grande é esse problema? Eu intuitivamente acho que os traços diretamente um sobre o outro que compartilham o mesmo retorno de terra interfeririam um no outro, mais do que um simples acoplamento de traço adjacente na mesma camada. Preciso trabalhar muito duro lá para garantir que isso não aconteça?

Eu suspeito que pode haver um comentário "sim em geral, mas você não pode saber sem simulá-lo" chegando ... vamos supor que eu esteja falando em geral.

EDIT: Oh, eu apenas pensei em algo. Atravessar uma divisão de plano de potência iria estragar a impedância do traço de linhas? Eu posso ver como a impedância ideal de rastreamento é mais baixa, em parte devido à existência de dois planos ... e se um deles estiver quebrado, isso poderia ser um problema ...?

EDIT EDIT: Ok, respondi parcialmente à minha pergunta sobre o compartilhamento de um avião entre as camadas de sinal. A profundidade do efeito de pele provavelmente limita principalmente os sinais ao lado do avião. (1/2 oz de cobre = 0,7 mils, profundidade da pele a 50 MHz é 0,4 mil, 0,2 mil a 200 MHz .. então, qualquer coisa acima de 65 MHz deve ficar do lado do avião. Estou mais preocupado com os sinais DDR2 de 200 MHz, mas <65 MHz componentes disso ainda podem ser um problema)

Eu acho que você está no caminho certo, algumas notas,

1) Com um traço de sinal entre dois planos, a corrente de retorno será dividida entre os dois planos, mesmo que um deles seja dividido. A corrente de retorno não pode "ver o futuro" e decide antecipadamente em qual plano retornar. Ele retornará acima e abaixo do rastreio até ver a divisão em que o ponto é "oh merda!" e paga de volta, possivelmente fazendo com que você falhe nos testes da FCC. Portanto, você deseja evitar traçar traços sobre divisões de plano, mesmo que outro plano adjacente não seja dividido. Você pode lidar com divisões com capacitores e tal, mas esse tipo de solução é menor que o ideal. Eu focaria sempre em evitar rastrear um plano dividido em um plano adjacente.

2) Caminhos de retorno amplos em sinais DC não importam.

3) Você perguntou sobre duas camadas de sinal que compartilham o mesmo plano. Normalmente, isso não é grande coisa se feito corretamente. O que muitas pessoas fazem é usar uma das camadas como uma camada de sinal "horizontal" e a outra como uma camada de sinal "vertical", para que as correntes de retorno sejam ortogonais entre si. É muito comum rotear duas camadas de sinal para cada plano e usar esta técnica horizontal / vertical. A coisa mais importante a lembrar é não alterar os planos de referência. Sua configuração pode ser um pouco complicada porque passar da camada inferior para a quarta camada adiciona outro plano de retorno. Placas mais comuns de 6 camadas são

1) ASignalHor 2) GND 3) ASignalVer 4) BSignalHor 5) POTÊNCIA 6) BSignalVer

Se você precisar de planos adicionais menores, como por baixo do micro, eles geralmente seriam colocados como uma ilha em uma das camadas de sinal. Se você precisar usar mais aviões de força, pense em ir para mais de 10 camadas.

4) O espaçamento entre planos é importante e pode ter um grande impacto no desempenho; portanto, você deve especificar isso na casa da diretoria. Se você usar o exemplo de empilhamento de 6 camadas que mencionei acima, o espaçamento de .005 .005 .040 .005 .005 (em vez do empilhamento padrão com distância igual entre as camadas) pode fazer uma melhoria de ordem de magnitude. Mantém as camadas de sinal próximas ao seu plano de referência (loops menores).

Sim, você praticamente responde suas próprias perguntas. Pelo que vale, tudo o que você declara é exatamente o que eu aprendi (divulgação: eu também sou educado em livros / Internet sobre EMI / SI).

Tenho certeza de que atravessar aviões divididos arruinaria a impedância do cabo de linha. No entanto, para os que não são de linha reta, desde que um plano vizinho forneça um caminho de corrente de retorno ininterrupto, você deve concordar com o EMI. Embora eu verifique o empilhamento para ter certeza de que o plano não quebrado está fisicamente mais próximo da camada de sinal.

Não me preocuparia com as correntes de retorno de baixa frequência no seu split de 5V.