Por que as capas de dissociação não estão incluídas no pacote IC ou IC?

48

O título provavelmente é bom o suficiente, mas eu sempre me perguntei por que as capas de desacoplamento não estão embutidas no chip ou pelo menos na embalagem do IC?

kenny
fonte
2
Às vezes são! Eu vi CPUs de PC com eles. É muito caro para dispositivos comuns e os tornará muito grandes.
Leon Heller
Como as pessoas mencionaram, você pode colocar as tampas embutidas no soquete. Achei isso no RS, outros fornecedores também podem vendê-los. Embora eles sejam mais caros, então apenas soquetes padrão. Sinto que o custo pode não valer a pena na indústria em comparação com a compra de soquetes e bonés separadamente.
21411 Dean
3
@Leon: Isso poderia ser uma resposta em vez de um comentário :)
endolith
11
@ endolith - foi uma resposta! não dificulte demais o Leon. :-)
stevenvh

Respostas:

37

A integração de capacitores em um chip é cara (eles precisam de muito espaço) e não é muito eficiente (você está limitado a capacitores extremamente pequenos).
A embalagem também não oferece espaço, o capacitor estaria no caminho da colagem.

A
miniaturização de pacotes de IC é impulsionada pelo mercado de celulares (centenas de megadispositivos por ano, se não um gigadispositivo). Sempre queremos embalagens menores, tanto em área quanto em altura. Basta abrir o seu celular para ver qual é o problema. (Meu telefone tem 1 cm de espessura, que inclui a parte superior e inferior da caixa, uma tela, uma bateria de 5 mm de espessura e, entre elas, uma PCB com componentes.) Você pode encontrar pacotes BGA com menos de um mm de altura ( este pacote SRAM tem 0,55 milímetros(!)). Isso é menor que a altura de um capacitor de desacoplamento de 0402 100 nF.
Também típico da SRAM é que o tamanho do pacote não é padrão. Você encontra 8 mm * 6 mm, mas também 9 mm * 6 mm. Isso ocorre porque o pacote se encaixa no molde o mais próximo possível. Apenas a matriz mais de cada lado uma fração de mm para a ligação. (BTW, matrizes BGA são ligadas em uma PCB integrada, que direciona os sinais das bordas para a grade da bola.)
Este é um exemplo extremo, mas outros pacotes como o TQFP não deixam muito mais espaço.

Também é muito mais barato escolher e colocar um capacitor no PCB; você está fazendo isso de qualquer maneira para os outros componentes.

stevenvh
fonte
seria bom ter algumas referências, mas um detalhe não é necessário.
Kortuk
Seria possível, em alguns pacotes de chips, ter áreas côncavas moldadas na parte inferior do pacote, onde capacitores poderiam ser colocados a bordo? Isso não funcionaria em chips nos quais a embalagem e a matriz são quase do mesmo tamanho, mas em muitos CIs embalados a cavidade da matriz é uma pequena parte da embalagem.
Supercat
@ Kortuk - normalmente Kortuk, sempre querendo mais! :-) O problema é que os fabricantes não fazem declarações por que não integram capacitores de desacoplamento; para eles é óbvio.
Stevenvh 21/05
Sinto muito, mas eu não compro "é óbvio ..." porque acho que é uma visão estreita que não olha para o quadro geral. Concordo com as preocupações com o telefone celular e a embalagem, provavelmente isso é verdade. Parece-me que um material que tenha a capacitância desejada pode ser projetado na embalagem e apenas colado pelo fio de ligação. Talvez isso não seja óbvio ou talvez mais ignorante. Sem mencionar, eu acho que eles exigem mais espaço no quadro do que integrado de alguma forma.
Kenny 21/05
@kenny - eu disse que é óbvio para o fabricante, não que deva ser para nós meros mortais. E sobre uma tampa externa que requer mais espaço: isso só é verdade se eles não precisarem ampliar o pacote para encaixar o capacitor. E, como expliquei no exemplo BGA, simplesmente não há espaço para colocar um 0402, provavelmente nem mesmo um 0201. Além disso, este último não chega a 100 nF. (Eu também estou querendo saber se a máquina de ligação não requer uma superfície plana.)
stevenvh
22

ϵr

Os materiais usados ​​nos chips são otimizados para semicondutores, não para as coisas necessárias em capacitores (ou seja, constantes dielétricas extremamente altas). E mesmo que fossem, os capacitores no chip ainda usariam muito espaço, tornando os chips muito caros. A área relativamente grande para um capacitor no chip teria que passar por todas as etapas complicadas do processo necessárias para a funcionalidade original do chip. Portanto, os únicos capacitores embutidos na estrutura do chip são aqueles que podem ser muito pequenos de qualquer maneira ou que precisam ser ajustados com muita precisão para o que o CI se destina, por exemplo, os capacitores de redistribuição de carga de um analógico de aproximação sucessiva para conversor digital que deve ser aparado enquanto o chip ainda está sendo fabricado.

Para coisas como desacoplar os trilhos de suprimento do chip ou tamponar seu nó de referência, onde o valor exato do capacitor não importa muito, mas onde é necessário um produto com alto C * V, é muito melhor colocar alguns capacitores próximos ao ICs. Eles podem ser feitos de material eletrolítico ou cerâmico aparado para muita tensão de capacitância * em um pequeno volume e fabricados em um processo ideal para esses requisitos.

Então, é claro que existem algumas técnicas de embalagem híbrida nas quais os capacitores de cerâmica são colocados na ou na mesma embalagem com um IC, mas são exceções nas quais o comprimento dos conectores da matriz através de uma embalagem IC padrão e o soquete de uma tampa a placa já seria muito longa e com muita indutância, ou quando o fabricante do IC não quiser contar com os projetistas da placa para realmente ler suas folhas de dados e notas de aplicação sobre onde as tampas devem ser colocadas para que o IC possa atender às suas necessidades. especificações.

zebonauta
fonte
Obrigado por essa informação, muito útil. Na verdade, eu estava mais pensando no pacote integrado como no seu último parágrafo. Parece que os vendedores do quadro principal, desculpe se estão desatualizados, poderiam fazê-lo no design. Talvez algo sobre esse processo ou as despesas para fazê-lo seja por quê?
Kenny 21/05
AFAIK, os capacitores são soldados em pacotes híbridos, e os pacotes híbridos sempre contêm algum tipo de material de placa, seja de cerâmica ou semelhante ao FR4 (mas com uma característica de extensão térmica que melhor combina com o silício). Com apenas um dado, um quadro de chumbo e um pacote em torno disso, há apenas colagem e nenhuma solda. Não sei se os bonés podem realmente ser colados.
Zebonaut
12

Costumava haver soquetes IC com capacitores de desacoplamento embutidos. Não os via há anos, embora

insira a descrição da imagem aqui

Lyndon
fonte
11
você pode fornecer exemplos ou links para exemplos desses soquetes antigos de IC?
Jeff Atwood 21/05
2
A questão era sobre limites dentro de CIs (dados) ou pacotes de ICs. Este é um soquete de IC, não um pacote. Esses soquetes podem ter sido inventados para economizar espaço em PCBs enquanto o SMT ainda não era a norma, e estão limitados a pacotes lógicos comuns em que GND está no pino (# total_pins / 2) e o VCC está no pino (#total_pins)
zebonaut
11
@ Jeff - eu adicionei uma imagem à resposta de Lyndon. A razão pela qual você não os vê mais é que eles se aplicam apenas a uma fixação específica, como Vcc no pino 20, gnd no pino 10. Normalmente, os blocos de construção LSTTL e HCMOS. Colocar pinos de alimentação como esse foi uma idéia bastante tola, para começar, e não está mais pronta. Os CIs modernos podem ter seus pinos de energia praticamente em qualquer lugar, mas geralmente são colocados mais próximos. Além disso, esse é o DIL !, quem usa mais isso? :-)
stevenvh
11
@stevenvh, eu sei que é brincadeira, mas ... ainda usamos muito o DIL! :( Ao projetar com alta potência, é menor custo meu EE parceiro de alimentação me diz porque muitos componentes requerem thru-hole e, portanto, é mais caro para ter tanto na placa de fab.
Kenny
11
quando vi pela primeira vez este eu pensei que era uma piada Photoshop
Joel B
6

Se a pergunta é por que as tampas de desacoplamento não são encapsuladas junto com o dado na embalagem, eu diria que o principal motivo é a economia - na maioria dos casos, não há muito ganho de desempenho para colocar o capacitor a bordo (em vez disso, de tê-lo no PCB) - portanto, o custo extra (no desenvolvimento de processos, testes e custo de mercadorias) não traz benefícios para o consumidor e apenas aumenta o custo do dispositivo.

Os processos de embalagem existentes também precisariam ser modificados para acomodar o chip na embalagem. Isso acrescentaria uma quantidade significativa de custos para novas ferramentas ou modificações de ferramentas existentes (máquinas, moldes, equipamentos de inspeção e assim por diante) - apenas para adicionar esse capacitor extra.

Quanto à colocação de capacitores diretamente na matriz - esse espaço é mais valioso como transistores do que como capacitores. Novamente, para a capacitância, é melhor usá-la fora da embalagem da matriz.

Construtor de brinquedos
fonte
@ quem votou negativamente - Seria bom se você nos dissesse o porquê. Pode permitir que o @Toybuilder melhore sua resposta.
stevenvh
3
Não vejo nada aqui que mereça voto negativo. Não é uma ótima resposta, pois não adiciona tantos detalhes novos nem entra em muitos detalhes, mas também não é errado, inapropriado, insultuoso ou mal. Eu apenas dei um voto positivo para voltar a 0. Normalmente, eu não teria votado, mas achei que deixar negativo era injusto.
precisa saber é o seguinte