Por que o LTSpice não prevê essa oscilação do amplificador operacional?

15

Estou desenvolvendo um circuito para atuar como uma carga eletrônica para fontes de alimentação de teste de bancada. Uma pergunta anterior sobre como testar este circuito recebeu várias respostas muito úteis e pode ser encontrada aqui: Como testar a estabilidade do amplificador operacional? . Esta pergunta é sobre como interpretar meus resultados de simulação e teste.

Este é o esquema do circuito simulado e testado na placa de ensaio:

insira a descrição da imagem aqui

O gráfico produzido pelo LTSpice indica que o circuito é bastante estável. Há um overshoot de 1mV no aumento de 5V que resolve em um ciclo. Ele mal pode ser visto sem aumentar bastante o zoom.

insira a descrição da imagem aqui

Esta é uma foto do mesmo teste usando o osciloscópio no circuito de ensaio. O aumento de tensão é muito menor e o período é mais longo, mas o teste é o mesmo; alimentando uma onda quadrada na entrada não inversora (+) do amplificador operacional.

insira a descrição da imagem aqui

Como você pode ver, há uma superação significativa, talvez 20%, depois uma deterioração exponencial para uma oscilação constante durante o sinal alto, e há uma superação menor na queda. A altura do sinal baixo é apenas o piso de ruído (cerca de 8mv). É o mesmo que quando o circuito está desligado.

É assim que a construção da placa de ensaio se parece:

insira a descrição da imagem aqui

O MOSFET está no topo de um dissipador de calor, conectado pelos fios amarelo, vermelho e preto; portão, dreno e fonte, respectivamente. Os fios vermelho e preto que levam ao pequeno painel de proteção são IN + e IN-, respectivamente, conectados às tomadas banana da placa de pão para evitar corrente de nível de energia através da placa de pão. A fonte de energia que está sendo carregada no teste é uma bateria selada de chumbo-ácido (SLA), para evitar instabilidades na própria fonte de energia. O jumper de prata é onde a onda quadrada é injetada do meu gerador de funções. O resistor, diodo etc. no canto inferior esquerdo faz parte de um sub-circuito de configuração de nível de carga manual (baseado em potenciômetro) e não está conectado.

Minha principal pergunta é: Por que o LTSpice não prevê essa instabilidade significativa? Seria realmente útil se o fizesse, porque então eu poderia simular minha rede de compensação. Tal como está, eu apenas tenho que conectar vários valores diferentes e testar novamente.

Minha principal hipótese é que a capacitância de porta do IRF540N não é modelada no modelo SPICE e estou conduzindo uma carga capacitiva de ~ 2nF que não é considerada. Eu não acho que isso esteja certo porque vejo capacitâncias no modelo ( http://www.irf.com/product-info/models/SPICE/irf540n.spi ) que parecem estar na ordem certa de magnitude.

De alguma maneira eu posso obter a simulação para prever essa instabilidade, para que eu também possa sintonizar meus valores de rede de compensação?

RELATÓRIO DE RESULTADOS:

Ok, o modelo LTspice que eu estava usando para o amplificador operacional LM358 era bastante antigo e não era sofisticado o suficiente para modelar a resposta de frequência corretamente. Atualizar para uma relativamente recente pela National Semi não previu a oscilação, mas mostrou claramente a superação de 20%, o que me deu algo para trabalhar. Também alterei a tensão de pico de pulso para corresponder ao meu teste na placa de ensaio, o que facilitou a visualização do excesso:

Gráfico de LTspice com melhor modelo LM358N

Com base nesse "feedback", comecei com o método de compensação recomendado por unanimidade, que acredito ser um exemplo de compensação de pólo dominante . Não tenho certeza se o resistor de porta faz parte disso ou de um segundo esquema de compensação, mas acabou sendo crítico para mim. Aqui estão os valores que acabei após uma quantidade razoável de tentativa e erro:

Esquema compensado

Isso produziu uma forma de onda muito estável, embora eu queira aumentar e diminuir um pouco mais, se puder, para testar melhor a resposta de frequência das fontes de alimentação que testarei com essa carga. Vou trabalhar nisso um pouco mais tarde.

Gráfico de LTspice compensado

Eu então usei os novos valores na tábua de pão, e eis que obtive o seguinte:

Tiro com mira compensada

Eu estava muito empolgado com isso :)

Especialmente porque, para me encaixar nos novos componentes, tornei os parasitas da tábua de pão piores e não melhores:

insira a descrição da imagem aqui

De qualquer forma, este terminou feliz, espero que ajude outros que o encontrarem na pesquisa. Eu sei que teria arrancado o pouco de cabelo que restava tentando discar esses valores, colocando diferentes componentes na placa de ensaio :)

scanny
fonte
1
O LTSpice não entende os indutores (também conhecidos como jumpers) entre sua placa de ensaio e o MOSFET. Também não entende o provável caminho tortuoso que 0V toma ao usar uma placa de ensaio. O LTSpice modelará a capacitância de gate e também vale a pena notar que a resistência da fonte colocará um resistor de valor médio em série com essa capacitância de gate.
Andy aka
1
O modelo IRF540 que eu usei (PSpice) contém um limite de aplicativo de porta em massa. 2nF, um limite de 1,1nF de origem de porta e um limite de aplicativo de dreno de porta. 0,5nF. Suponho que os problemas surjam devido às influências parasitas L e C da tábua de pão. Você deve reduzir a área ocupada (fios de conexão mais curtos).
LVW
1
Veja minha resposta abaixo (é necessário um modelo real de opamp e uma rede de compensação).
LvW 22/06
1
Adicione uma tampa ESR baixa de 0,1uF com a série L mínima possível do amplificador operacional Vcc ao terra. Pode parecer fisicamente semelhante àquele conectado ao Vcc agora, mas sem o imenso loop de acoplamento e longas faixas da placa de ensaio. Provavelmente, ele será conectado ao corpo do IC do pino 8 ao pino 4 e parecerá feio, mas funcionará semi-infinitamente melhor. Em seguida, adicione a grande tampa eletrolítica nos trilhos da fonte de alimentação, onde a linha Vcc entra no trilho da placa de ensaio. Se você pode trazer-te para fio-lo, por agora, de uma forma olhando feio do pino 4 a lata 8 o mais diretamente possível que pode ajudar ...
Russell McMahon
1
... mas as probabilidades são de 0,1 uF que você tem lá agora (no lugar do L + C anterior) ajudará bastante. Se isso não ajudou ou ajudou o suficiente, tente um resistor de 10 Ohm da saída opamp para a porta FET. Isso geralmente impede as coisas um pouco mais espúrias e com menos razão do que a oscilação que você está vendo. | Provavelmente, está bem abaixo da lista dos pontos mais relevantes, mas fundamentar as duas entradas do opamp não utilizado não é uma má idéia (provavelmente :-) - ou seja, Murphy às vezes tem outras idéias). Relatório de volta .... ENTÃO você pode olhar para o "que está errado com o meu circuito de perguntas e respostas com o qual os outros estão lidando."
Russell McMahon

Respostas:

10

Existem diferentes modelos para a unidade LM358. As simulações do PSpice com base em "LM358" resultam em uma margem de fase do aplicativo. 50 ... 60 graus Mas, aparentemente, este é um modelo muito simples.

No entanto, ao usar o modelo LM358 / NS, a margem é ligeiramente negativa ! Isso explica a instabilidade observada durante as medições. Portanto, a estabilização externa do esquema de feedback é necessária.

Compensação : Um esquema de compensação (conexão em série R = 500 ... 1000 Ohms e C = 50 ... 100nF) no nó de saída do opamp fornece uma margem de fase do aplicativo. 50 deg. (simulação).

LvW
fonte
Esta foi uma ajuda importante. Eu estava usando um modelo LM358 Spice desde 1989 que era muito mais simples que o modelo LM358 / NS que encontrei com base no seu ponteiro. Também reduzi a amplitude da onda quadrada injetada na simulação para corresponder ao meu nível de teste e, entre os dois, agora estou vendo claramente o excesso de 20% com decaimento exponencial em ascensão. A oscilação não aparece no gráfico de simulação, mas estou totalmente satisfeita por enquanto com o overshoot, imaginando se posso compensar isso ordenadamente. É provável que a oscilação a acompanhe. Vou apresentar um relatório sobre a forma como ele vai :)
scanny
Você pode esclarecer a localização dos componentes de remuneração mencionados? Você está pensando 1kΩ entre o nó V.sense e a entrada inversora e 100nF entre a saída do amplificador operacional e a entrada inversora? Acredito que seria uma compensação de polo dominante, não é? (apenas começando meus termos de tipo de compensação em linha reta na minha cabeça :)
scanny
Obrigado @LvW, este acabou por ser o problema. Depois de obter o modelo atualizado, ele me colocou no caminho para o sucesso. Você fica com a marca verde :)
scanny
Scanny, com o capacitor de feedback, você mudou o opamp para um intergador (passa-baixo com uma frequência de canto muito pequena). Obviamente, isso estabiliza todo o circuito porque a largura de banda é reduzida drasticamente - com a conseqüência de uma resposta de pulso ruim (aumento do tempo de subida). Nos sistemas de controle, esse método é chamado "estabilização até a morte". Se você pode viver com isso - tudo bem. Caso contrário, você deve tentar uma compensação um pouco mais "complicada".
LVW
1
Como eu disse na minha resposta detalhada: Conexão da série RC entre saída opamp e terra (0,5 ... 1 kOhm e 50 ... 100nF).
LVW
3

A simulação do LTSpice não pode ser responsável por itens de circuito que você não inseriu: nesse caso, a fiação da sua placa de ensaio que está adicionando um filtro (um filtro RLC).

O que você está vendo é resposta ao passo quando você começa a direcionar a onda (quase) quadrada para o amplificador. No ponto em que você inicialmente pressiona a entrada (mantendo-se quieto por um período significativo de tempo), você vê transientes de resposta amortecidos (aparentes nos primeiros ciclos de comutação) e fica mais próximo do que você esperava ver.

Embora o FET seja provavelmente uma capacitância baixa o suficiente para o amplificador acionar, é prática normal desacoplar a capacitância da porta através de um resistor. Isso formará um filtro passa-baixo na porta do FET, para que haja uma troca da resposta do circuito ao toque / ultrapassagem do amplificador, que é o que você vê quando a resposta da etapa inicial desaparece. Há também um pólo da entrada inversora para a referência do circuito (terra), e é comum ver um pequeno capacitor no circuito de realimentação da mesma capacitância para compensar isso.

O valor que você deve usar depende do layout do circuito, mas neste caso eu começaria com cerca de 100pF (em uma PCB adequadamente projetada, esse valor seria mais como 5pF a 10pF).

No toque do amplificador, pode haver gráficos na folha de dados que mostram superação / subvenção versus várias cargas capacitivas. Isso é bastante comum nas planilhas de dados dos amplificadores modernos.

HTH

Peter Smith
fonte
2

Eu não teria aplicado tal esquema. Este esquema é facilmente convertido em estável. Entre a saída e a porta do transistor, coloque o resistor R1 = 1kOhm. Entre a fonte do transistor e a entrada inversora do amplificador operacional, coloque um resistor R2 = 10kOhm. Entre a saída e a entrada inversora do amplificador operacional, coloque um capacitor C1 = 1000pF.

Alexander
fonte
Graças Alexander, esses valores foram de um ponto de partida boa e então eu sintonizado-las de lá :)
scanny