Layout de diodo TVS

Eu tenho dois conectores DB37 na minha placa que finalmente se conectam a um CPLD. Todas essas conexões / sinais são entradas para o dispositivo.

Para proteger contra ESD, estou usando o TVS Diodes ESD9C3.3ST5G . Eu tenho o quadro assim:

DB37 -> Diodos -> Resistor de pullup -> CPLD.

Os pullups de 1K têm uma finalidade diferente e não estão relacionados à proteção contra ESD. Meu PCB é de 4 camadas com o seguinte empilhamento:

1. Signals
2. Terra
3. 3.3V
4. Signals

Os diodos se conectam ao terra usando uma via. O rastreamento para a via é mais espesso do que o rastreamento para o CPLD. O plano de terra é completamente ininterrupto, com exceção das calhas e vias do orifício de passagem. Suponho que isso proteja contra pelo menos alguma ESD leve. Mas o que preciso fazer mais? Este não é um dispositivo comercial e será usado internamente - no entanto, eu preciso que seja confiável.

1. Uma das coisas que pensei foi adicionar resistência em série (22 Ohms ou mais) entre o diodo e o CPLD. No entanto, como todos os pinos no CPLD são entradas, eles já possuem alta impedância. O ESD deve ir para o chão através do diodo TVS. Minha suposição está correta?
2. Também li que adicionar um capacitor em paralelo ao diodo pode ajudar. Meus sinais não são de alta velocidade, então isso não os distorce muito. No entanto, observe que vou ter que 74 desses limites, pois tenho 74 sinais. Então, antes de adicionar esses itens, eu queria saber se valia a pena.

Aqui está um close do layout:

Finalmente, uma última pergunta - a descrição acima descreveu o lado de entrada da minha placa. A saída é semelhante no sentido em que tenho mais dois conectores DB37 e um CPLD. Nesse caso, os pinos da CPLD são saídas.

O layout é assim: CPLD -> MOSFET -> DB37

Nesse caso, não tenho diodos. No entanto, como li recentemente, os MOSFETs são muito mais sensíveis ao ESD do que outros dispositivos, devo adicionar diodos aqui também? O dreno do MOSFET está conectado ao DB37. Este DB37 é então conectado ao DB37 do lado da entrada descrito anteriormente.

Se um MOSFET estiver ativado, a resistência do dreno à fonte seria bastante baixa. E, como tal, isso pode ser um caminho atraente para o pique ESD percorrer, em vez dos diodos TVS do outro lado. Estou certo de que devo adicionar diodos TVS aqui também? Se assim for, oh garoto, mais 72 diodos!

Os TVSs nas entradas fazem sentido e seu layout parece razoável. A questão é até onde você deseja chegar para obter qual nível de proteção? É um jogo de probabilidade. Apenas os TVSs devem cuidar da maioria dos eventos de ESD.

Se você quiser ir um pouco mais longe, coloque um resistor em série com cada entrada antes do TVS, não entre o TVS e o CPLD. Isso fornece ao TVS uma impedância mínima garantida para trabalhar. Indo ainda mais longe, adicione um pouco de capacitância no TVS. Isso reduzirá a velocidade dos picos realmente rápidos, para que o TVS possa capturá-los com eficiência. Ele continua e continua, com cada nível de complexidade mais alta diminuindo a probabilidade de um evento prejudicial ser encontrado ainda mais.

Somente você sabe em que ambiente essas placas estarão, o custo do espaço extra da placa e o custo da falha.