Problema com a EMI: Tocando no layout da fonte de alimentação do modo comutador (5V -> 3V3)

11

Estou trabalhando em um dispositivo que está sendo testado para passar nas emissões da FCC parte B (CSRR 22) . Em um ângulo e polarização (vertical), o dispositivo falha porque apresenta emissões na faixa de 100-200Mhz que ultrapassam o limite.

O resultado do teste mostra dois picos característicos em 145Mhz e 128Mhz . Uma fonte de ruído de banda mais ampla está tocando. O toque tem vários componentes harmônicos.

Problema

A PCB possui 2 fontes de alimentação de modo de comutação (SMPS) Estes são os chips da série Semtec TS30011 / 12/13. ( DATASHEET ) Após uma inspeção mais detalhada, há um toque na saída de energia (antes do estágio do indutor) O SMPS 1 possui um anel em 145MHz enquanto o SMPS2 possui um anel em 128Mhz. Vale a pena notar que eles têm cargas diferentes neles. Seus esquemas são idênticos, seu layout é um pouco diferente, mas 80% o mesmo.

  1. Quais opções de layout eu tenho para reduzir o ruído EMI?
  2. Estou ocupado ajustando a espessura do traço que entra no indutor para reduzir a capacitância perdida

Observe que há um derramamento de GND que não é visto no layout que une todos os Caps razoavelmente bem

Estou sem saber como ajustar os componentes do filtro para reduzir o toque.

Resultados do teste (3M, Pol. Vertical)

Resultados do teste EMI

Esquema e Layout de 1

insira a descrição da imagem aqui Isso pode ser resolvido colocando um núcleo de ferrite no cabo de alimentação que entra no dispositivo; no entanto, essa é uma solução não ideal por vários motivos estéticos e de custo.

Medições pré-indutor

insira a descrição da imagem aqui

Layout dos dois SMPS próximos um do outro

A referência toda executada ao GND que está oculta, a camada de energia abaixo fornece Vin a 5-12V, cada um deles é fixado na saída 3V3 SMPS próximos um do outro

Kieran Duggan
fonte
Você fala de um núcleo de ferrite no cabo, pode elaborar um pouco? O que é resolvido exatamente? Além disso, seu layout é bastante semelhante ao sugerido pelo fabricante, mas por que as vias adicionais para PGND exatamente onde está o rastreio de SW?
precisa
Os capacitores de saída parecem enormes com cerca de 200 µF; você deve tentar com apenas um 47uF ou dois 47uF. O que é o L11? Por que você tem um segundo indutor de série para a tensão final? Eu acho que você tem algum tipo de gargalo aqui. É um filtro PI? Áreas laranja estão em uma camada logo abaixo dos indutores ou do outro lado?
ZeqL
4
+1 para uma pergunta bem formada, mas por que você quer mexer com o filtro de saída? O fato de colocar um grampo de ferrite na entrada de energia melhora as coisas diz que é a antena, e algo precisa ser feito no lado da entrada, provavelmente adicionando uma ferrite a bordo ou algumas décadas de capacitância ou uma combinação das duas.
Matt Young
Esses capacitores de saída são enormes. Você pode estar bem no lado ascendente da curva esr. Você já tentou colocar uma tampa menor (0,1 uF) nos capacitores de saída? Além disso, adicione mais vias das tampas ao chão. A única via via capacitor terá uma quantidade decente de indutância. A folha de dados tem as tampas aterradas em um vazamento ligado ao solo com 8 vias por um motivo.
Connor Lobo
1
O conversor de energia possui os pinos Vin e do nó do comutador adjacentes. O derramamento sólido sob eles definitivamente acopla algum ruído de comutação de volta à entrada (os pares de pinos 1 e 2, 11 e 12 são onde procurar). Essa é pelo menos uma questão que eu já vi no passado.
Peter Smith

Respostas:

3

Nós de comutação são muito curtos, o que é uma coisa boa. Mas eu não entendo os stubs nos traços do indutor, você deve excluí-los junto com as duas vias GND adicionais. Isso não é muito útil.

Mesmo se houver uma camada GND, eu não faria os planos laranja passarem sob os indutores. Faça o mesmo para L1 e para L2, nada sob o indutor. Você evitaria qualquer acoplamento.

Eu realmente acho que os capacitores de saída estão muito altos. A Semtech recomenda um 44µF típico e você está a 200µF. Tente remover o capacitor de 150µF.

insira a descrição da imagem aqui

Tente também aumentar as vias GND de C11, C62 e C10, C42, com pelo menos 2 vias GND cada uma, porque se você tiver uma corrente 3A, ela fluirá através de apenas duas vias GND, mas 6 vias de energia. O mesmo para a tampa de desacoplamento C4, tente pelo menos 2 vias GND.

Edit: Eu realmente não entendo o uso de um cordão de ferrite e amortecedor no final de um SMPS. Os FB são mais usados ​​para impedir que um trilho de força retorne ruído ao trilho de força principal, por exemplo, com o trilho de força PLL. Mas a tensão após um indutor principal deve estar dentro da tolerância a ruídos, especialmente para um trilho de 3,3V.

Você pode tocar devido ao uso inadequado do CE, consulte a frequência de ressonância LC neste artigo da Analog Devices: http://www.analog.com/en/analog-dialogue/articles/ferrite-beads-demystified.html

zeqL
fonte
-2

O design tem o toque clássico na borda de comutação. A causa típica do toque está nas indutâncias parasitárias nos transistores de comutação, que formam circuitos de tanques parasitários juntamente com outros parasitas. O toque é causado por arestas de comutação muito rápidas. Há uma boa nota de aplicação 045 da Richtek que contém várias dicas sobre como reduzir ou eliminar o problema.

Como também posso ver, os esquemas de referência do fabricante (e placas de teste) incluem um diodo "catch" (Schottky), que está ausente no design. Os parasitas do diodo podem ajudar a estabilizar / amortecer o toque no lado do interruptor [mesmo se o diodo for opcional para o conversor síncrono].

ESCLARECIMENTO: O design de referência do fabricante SEMTECH utiliza o diodo PMED4030ER, 115 "opcional" em sua placa de teste / demonstração, que possui 250 pF de capacitância parasita a 1 V. / 9 Ohms para suprimir o toque. Portanto, é bem provável que o diodo melhore a eficiência do comutador E reduza o toque.

Ale..chenski
fonte
4
Esta é uma parte síncrona. O diodo não é necessário.
Matt Young
Embora possa ser teoricamente desnecessário, mas praticamente um retificador Schottky paralelo reduz as perdas no FET do lado inferior, conforme explicado neste formulário de relatório técnico Fairchild / ON, fairchildsemi.com/technical-articles/… Enquanto alguns outros reguladores da SEMTECH (como SC4620) mencionar explicitamente o diodo Shcottky integrado, as especificações para o TS3001x IC específico não mencionam esse recurso importante.
Ale..chenski