Layout de PCB Quad SPI

10

Estou tentando fazer um bom layout para a memória flash Quad SPI NOR MT25QL256ABA1EW9-0SIT com o STM32 MCU. Meu problema é que acho a pinagem do chip de memória bastante inconveniente. Consegui trocar pinos no lado do MCU da maneira que os sinais residem próximos um do outro, mas ainda é difícil. Seguindo o guia de layout do Micron Quad spi , consegui:

  • Não divida o plano de terra subjacente (este é um PCB de 2 camadas),
  • Reduza o sinal do relógio e, possivelmente, com menos flexão,
  • Não use VIAS para roteamento de sinais

No entanto, não consegui:

  • Mantenha qualquer impedância sensível calculando as linhas (não há muito espaço e muitos sinais)
  • Mantenha os comprimentos de sinal semelhantes.

Aqui está o layout: Layout de memória Quad SPI

Depois de ampliar a imagem, é possível ver os nomes da rede nos blocos de memória. Gostaria de lhe perguntar que, na sua opinião, este design é suficiente para transferência de clock de até 80 Mhz. Para fins de comparação, a forma rosa na qual o chip está é de 18 x 8 mm. O polígono GND derrama é arquivado para visibilidade. Eu apreciaria toda a ajuda.

Łukasz Przeniosło
fonte
A camada inferior é um vazamento total? Você também pode adicionar uma captura de tela do top pour?
Mike
Não seria melhor girá-lo para obter comprimentos de sinal mais iguais? Não é necessário colocar os pinos de suprimento com as tampas entre os chips - esse espaço pode ser usado para a correspondência de comprimento.
Araho
Essa via entre os dois bonés é um pouco estranha ... Você se safou?
Sean87
Eu removi isso. Queria fazer um gnd próximo via, mas era para fechar.
Prukasz Przeniosło

Respostas:

14

Para FR4, usando epsilon efetivo de 3,25, obtemos o comprimento de onda de um sinal de 80 MHz no PCB a 80 calculando

comprimento de onda = (c / f) * (1 / sqrt (epsilon)) = (300000000 m / s / 80000000 1 / s) * (1 / sqrt (3,25) = 2,06 metros.

Usando 1/16 do comprimento de onda como o "limite seguro" abaixo do qual não precisamos nos preocupar com reflexões e tempo relativo do sinal, é

safe_length = (1/16) * comprimento de onda = 2,06 / 16 = 12,8 centímetros = 5 polegadas.

Seus traços de sinal estão bem abaixo desse limite. Seu roteamento é bom o suficiente.

https://www.jlab.org/accel/eecad/pdf/050rfdesign.pdf

PkP
fonte
Mas ainda há a consideração de diafonia. Devo dar mais espaço entre os traços de propósito?
Prukasz Przeniosło
2
A propósito, você não deve considerar apenas o fundamental da frequência do relógio. Uma abordagem mais conservadora seria considerar as bordas de subida / descida rápidas, que podem ser de 1-3 ns ... ou seja, em frequências muito mais altas.
next-hack
2
Eu acho que não há necessidade de excesso de engenharia. Seja como for, o roteamento está bem abaixo dos limites de RF em 80 MHz e quaisquer problemas provavelmente não serão causados ​​pelo roteamento, mais possivelmente com o layout do bloco ou algo assim. Bom o suficiente é bom o suficiente. Hora de avançar para o próximo problema. :)
PkP
6

Do ponto de vista da topologia, considere girar o chip SPI Flash 90 graus para a esquerda (no sentido anti-horário) como abaixo. Isso tenderá a uniformizar os comprimentos de roteamento naturais e permitirá alguma possibilidade de corresponder ao MCU.

insira a descrição da imagem aqui

Michael Karas
fonte
Parece que NCS e CLK estão incorretos, mas o restante da resposta permanece.
Ignacio Vazquez-Abrams
@ IgnacioVazquez-Abrams - Acabei de colocar as etiquetas do lado direito. Corrigido agora.
Michael Karas
Obrigado pela resposta. Tentei fazê-lo da maneira que o ypu descreveu, mas o sinal do relógio estava mais distorcido. É mais importante manter os traços de comprimento semelhante? O lado inferior não é designeted para GND única, a sua camada de sinal de um mas pretendo bot para vestígios lugar debaixo
Łukasz Przeniosło
11
Os flashes SPI modernos maiores têm um bloco térmico abaixo do chip, eu o usaria e evitaria passar por ele, se possível.
PkP
Sim, tenho a almofada térmica em consideração
Łukasz Przeniosło