Na maioria dos casos, a melhor maneira de saber se a frequência da forma de onda de feedback corresponde exatamente à frequência da forma de onda de referência é observar se as duas formas de onda mantêm uma relação de fase fixa. Se a frequência da forma de onda de retroalimentação for ligeiramente superior à da onda de referência, sua fase conduzirá a da forma de onda de referência em uma quantidade crescente a cada ciclo. Da mesma forma, se sua frequência for mais baixa que a referência, sua fase ficará atrasada a cada ciclo. Se a forma de onda de referência for razoavelmente estável, tentar manter um bloqueio de fase resultará em um bloqueio de frequência muito estável.
Há momentos em que a manutenção de um bloqueio de fase é difícil ou contraproducente, como se fosse necessário gerar uma frequência estável cuja média de longo prazo corresponda à de uma referência "distorcida". Nesse caso, o fato de um loop bloqueado por frequência não rastrear a freqüência de referência com tanta rigidez quanto um loop bloqueado por fase não seria uma desvantagem, uma vez que todo o objetivo do loop nesse caso seria evitar o warbling. na referência passada para a saída. Em geral, porém, a resposta mais apertada de loops com bloqueio de fase é preferível à resposta mais solta de loops com bloqueio de frequência.
De um ângulo mais teórico, a frequência é a derivada temporal da fase. Equivalentemente, fase é a integral do tempo da frequência. Portanto, quando um detector de fase é usado para controlar a frequência via um VCO, há uma integração ao redor do loop. Ou, grosso modo, um efeito de filtragem passa-baixo.
Como aponta o supercat, a vantagem obtida é a rejeição de "warbling" ou até falhas na referência.
Muitos anos atrás, com uma abelha recém-cunhada, usei uma PLL para resolver um problema em que falhas no relógio do backplane, devido a, por exemplo, cartões de conexão quente (era uma portadora de loop digital), causavam um cartão particularmente sensível. "travar", eliminando qualquer chamada ativa em andamento. A PLL rejeitou as falhas, produzindo um relógio estável para a placa de linha, que, em média, era a frequência bloqueada no relógio do backplane.
Penso que a principal razão é que a fase pode ser medida instantaneamente em tempo quase zero, enquanto a frequência, como nos detectores de fase do Tipo II incorporados em muitas bibliotecas PLL e chips PLL, requer pelo menos um ciclo de clock. e se estiver usando dados, a frequência do sinal pode não ser fácil de extrair. Também a presença de falhas causa erros.
A realidade é que a detecção F oferece um tempo de captura mais rápido devido à falta de feedback positivo quando um ciclo passa para se tornar um feedback positivo para os detectores de fase do tipo I, como portas OR exclusivas ou misturadores de fase multiplicadores de diodo ou transistor. mas estes são mais imunes a falhas e ignoram transições falsas.
Os detectores sensíveis à borda, sejam eles a contagem de fase ou ciclo ou a detecção de frequência, não são imunes a falhas e não são uma boa combinação para sinais de entrada ruidosos, mas muito úteis para a escala de frequência PLL com erro de frequência de entrada de ampla faixa para síntese de relógio onde os detectores de fase analógicos ou tipo I possuem maior dificuldade na ampla faixa de captura sem aumentar a largura de banda e o ganho de loop.
Meu PLL favorito era capturar dados ruidosos em um intervalo de apagamento vertical não utilizado (VBI) da TV. Os dados eram simples 4Mb / s NRZ para uma linha de dados em cada campo. ou 1/100 de segundo para NTSC. O VCXO foi convertido em um sinal de dente de serra e os dados foram transmitidos analógicamente, onde o ruído poderia estar presente. Os dados foram filtrados para formar cosseno elevado para eliminar ISI e diferenciados para produzir pulsos de disparo único que amostrariam a fase do sinal do dente de serra e, em seguida, manteriam até a próxima transição de bit. Era estável o suficiente para permanecer sincronizado de campo para campo, mas poderia corrigir o erro de fase em 1%. Nós o usamos para transmitir ciclicamente jogos executáveis para os VIC-20 dos TRS-80 no início dos anos 80, para que parecesse ser um modem bidirecional que era apenas um servidor que enviava todos os jogos para serem selecionados rapidamente (arquivos pequenos na época)
O sinal do detector de fase usando o circuito S&H sempre produz um sinal de erro que é a duplicata do sinal que está sendo amostrado ... no meu caso, um sinal agudo de dente de serra. Com erro de fase zero. as bordas dos dados alinhadas com o meio do dente de serra.
fonte
Do ponto de vista matemático, os detectores de fase não comparam as fases dos sinais. Normalmente, os detectores de fase produzem funções não lineares (por exemplo, pecado, dente de serra, monte de pulsos) que, em alguma aproximação, depende apenas da diferença de fase entre dois sinais. A dinâmica não linear complicada do sistema de orifícios (VCO + detector de fase + filtro) força o loop bloqueado de fase a sincronizar a frequência do VCO com a frequência de entrada. Diferentes modificações de PLLs são usadas para melhorar as características de desempenho ( faixas de retenção, pull-in e lock-in de circuitos baseados em PLL: definições matemáticas rigorosas e limitações da teoria clássica.) para sincronizar frequências mais rapidamente e de maneira mais robusta. Um dos detectores de fase mais populares é o Phase Frequecny Detector (PFD), projetado para usar a diferença de frequência dos sinais para melhorar essas características. Uma boa visão geral matemática dos modelos analógicos de PLL é fornecida no loop com bloqueio de fase: modelos não lineares e limitações da teoria clássica
fonte