O que exatamente está impedindo o OpAmps de alcançar o VCC / GND?

10

Então, eu tenho lido sobre o OpAmps e também simulei um pouco com o Ltspice. Criei um integrador simples com um LM324 OpAmp e ele está chegando perto do trilho positivo, mas não é realmente exato.

O que está fazendo com que os OpAmps não atinjam valores positivos exatos de trilho? É o circuito dentro do OpAmp que o limita?

operational-amplifier Karl S.
fonte
Não esquemático ??
Mitu Raj
Existem opamps baseados na tecnologia CMOS que possuem uma saída "ferrovia a ferrovia" (e geralmente também entradas) que quase atingem os trilhos de suprimento. Se você não está carregando muito a saída.
Bimpelrekkie
Os opamps CMOS, com portas fortemente direcionadas para frente, podem ter Rout << 1 ohm. Uma carga de 1 Kohm permite que o seu Vout fique a apenas 0,1% dos trilhos. Por exemplo, no processo 0.6u, a rota dos FETs é 1 / (K * W / L * Ve); com 100uA / volt ^ 2 * 1.000 / 1 * 5 volts, a rota é de 1 / 0,5 amp / volt ou 2 ohms. Supondo que seu Nch FET seja 1.000 / 1 ou 10 faixas de 100/1.
Analogsystemsrf

Respostas:

18

insira a descrição da imagem aqui

Figura 1. O circuito interno do amplificador operacional LM324.

Observe que, quando a saída é elevada, o par de transistores Darlington, Q5 e Q6 deve ligar. Como as junções emissor-base de Q5 e Q6 caem cerca de 0,7 V, cada uma delas argumenta que o máximo que se poderia esperar deste circuito é V + - 1,4 V. Como a corrente base do Q5 vem da fonte de corrente de 100 µA, devemos permitir a queda de tensão disso também.

Ao balançar, o Q13 negativo fornece um caminho para o solo. Como a base deve ser puxada para baixo no Q12 para ligar, temos uma versão semelhante, embora ligeiramente aprimorada, do problema.

Você deve poder simular cada um dos casos para os circuitos de acionamento superior e inferior e ver quais são as tensões de saída mínima e máxima em cada caso. Compare-os com a folha de dados.

Observe que a faixa de tensão diminui à medida que a carga de saída aumenta (mA).

Transistor
fonte
Mas também vale a pena notar que, se você substituísse o estágio de saída por um único estágio PNP (sem Darlington), poderia fazer muito melhor. O fato de que isso geralmente não é feito diz muito sobre as limitações dos transistores.
WhatRoughBeast
É por isso que alguns projetos de amplificadores operacionais possuem um resistor pull-up na saída ligado ao Vcc. Isso fornece uma tensão 'off' melhor para mosfets de canal p ou transistores pnp.
Sparky256
Sem problemas. O alcance do balanço máximo {Vpp / Io} é bastante não-linear devido ao dissipador de corrente do emissor DC e tem ESR mais baixa acima de Vo> 2Vdc (acima de Vee.) O que também causa o Vo (sat) que é muito mais do que um simples emissor comum ( CE) Vce (sentado). Como as CE são bombas de corrente que mudam para interruptores quando saturadas, para baixa saída ESR, elas usam pelo menos 2 coletores comuns de estágio.
Tony Stewart Sunnyskyguy EE75 /