Layout estranho da placa de circuito impresso para regulador de tensão

23

Estou fazendo engenharia reversa de uma placa que possui um Xilinx Spartan 3E FPGA, com o VCCAUX alimentado por um regulador de 2,5 volts. Abaixo está o layout da placa de circuito impresso para a parte reguladora do circuito, e algo me parece muito suspeito.

insira a descrição da imagem aqui

Minhas desculpas pela horrível pixelização, essa foi a resolução mais alta que pude obter com o equipamento que tinha disponível. De qualquer forma, o componente SOT23-5 identificado como "LFSB" é um regulador de tensão linear Texas Instruments LP3988IMF-2.5 . Tracei o esquema abaixo a partir do layout da placa:

insira a descrição da imagem aqui

Você já deve ter notado a fonte da minha confusão: não tenho idéia de por que eles teriam colocado um resistor de 316 ohm diretamente na saída de um regulador de 2,5 volts. Tudo o que faz é desperdiçar 7,9 miliamperes. Não consigo encontrar nenhuma razão para fazer isso. Gostaria de saber se é uma falha de projeto, e se esse resistor deve estar conectado ao pino PG em vez de aterrar. No entanto, verifiquei três vezes a PCB original e ela definitivamente se conecta ao terra e o pino PG não está conectado a nada. Se isso for um erro, no entanto, isso explicaria por que eles usaram um traço separado no lado baixo do resistor, em vez de conectá-lo ao aterramento de cobre que está ali. Também me perguntei se o regulador pode exigir uma carga mínima para manter uma saída estável, mas esse não é o caso para esse regulador. Não há requisitos de carga mínima. Também considerei a possibilidade de que ele pretendesse exibir o VCCAUX mais lentamente para fins de sequenciamento para o FPGA, mas ler a ficha técnica também não parece se encaixar - não há regras estritas de sequenciamento para ligar o Spartan 3E.

Alguém pode pensar em uma razão pela qual alguém intencionalmente colocaria um resistor de 316 ohm diretamente na saída de um regulador de 2,5V? Eu considerei que poderia ser um resistor de sangramento para o capacitor de saída, mas parece um valor muito baixo para isso.

EDIT: Talvez esta informação adicional ajude. A folha de dados do Spartan 3E especifica para que a fonte VCCAUX é usada:

VCCAUX: Tensão de alimentação auxiliar. Fornece gerentes de relógio digital (DCMs), drivers diferenciais, pinos de configuração dedicados, interface JTAG. Entrada para o circuito Power-On Reset (POR).

DerStrom8
fonte
Você tem certeza de que a extremidade desse resistor está aterrada? Esse regulador nem exige qualquer carga mínima para permanecer estável.
brhans
Estou absolutamente certo de que o lado inferior do resistor está aterrado. Esqueci de mencionar que também havia considerado os requisitos mínimos de carga, mas como você observou, isso não é aplicável a este regulador.
DerStrom8 29/06
1
Suspeito que isso tenha a ver com o regulador não fornecer nenhuma proteção contra corrente reversa. É escolhido empiricamente, para que todos os capacitores conectados à saída sejam descarregados mais rapidamente do que a tensão de entrada caia durante uma desconexão.
The Photon
1
@ TimWescott Não, o 2.5V APENAS vai para os pinos VCCAUX do FPGA, e o VCCAUX não é usado para alimentar a E / S.
DerStrom8 29/06
1
@ Justme Sim, eu medi. O código no resistor é 49A. O padrão EIA-96 é usado para codificar resistores SMD a 1%, que consiste nos códigos numéricos 1-96, seguidos por uma letra A / B / C / D / E / F / H / R / S / X / Y / Z. O código numérico indica o valor e a letra indica o multiplicador. Nesse caso, "49" corresponde a "316" e "A" corresponde a um multiplicador de "1". Portanto, o valor é 316 * 1 = 316 ohms.
DerStrom8 29/06

Respostas:

36

Eu teria feito o mesmo design, a fim de reduzir o erro de regulação de carga dinâmica e estática.

Os detalhes dos motivos são evidentes na folha de dados.

  • observe o erro de regulação de carga dinâmica e o erro de regulação da etapa de entrada.

  • Só posso adivinhar qual o orçamento de erro que o designer tinha em mente, mas é comum que todo LDO tenha as respostas acima, embora esse FET LDO seja excepcionalmente baixo consumo de energia e tensão de abandono.

    • Erro 5mV {passo de entrada = 0,6V} com 1 mA passo de carga, com 200 mV de erro de carga passo 150mA *
    • o erro de regulação de carga estática é classificado apenas acima de 1mA como 0,007% / mA. Isso implica que é pior abaixo de 1 mA e melhora com uma carga simulada de 7,6mA para a satisfação dos projetistas. Também melhora o erro de regulação de carga dinâmica passo acima. *

Esse 1mA garante o tempo de queda de subida do inversor Gate para acelerar a resposta. 7.6mA é ainda melhor com retornos decrescentes acima disso.

  • O erro de regulação de carga estática é devido apenas ao RdsOn do PFET usado no LDO dividido pelo seu ganho interno de loop. Isso vale para qualquer regulador de tensão, seja ele FET ou BJT. Mas o ganho infinito do loop pode aumentar os erros de estabilidade ou mais toques, sob determinadas condições de carga (ESR, C), tornando-o finito.

Duvidoso? De jeito nenhum

Tony Stewart Sunnyskyguy EE75
fonte
6
Você também terá mais experiência. Eu tenho 40 anos disso.
Tony Stewart Sunnyskyguy EE75
2
Ou pense na carga de passo como um coletor de corrente de passo e no LDO como uma fonte de tensão com algum limite de GBW. isso SEMPRE limita a taxa de giro em qualquer acionamento linear e até na carga de acionamento do Logic IC pF. Essa taxa de atraso ou redução no feedback de erro produz o erro +/- falha na tensão de saída aumentando a corrente de carga + ou para baixo. este é um teste de estabilidade padrão para qualquer regulador de tensão. FEITO DE 10% a 100% a 10% para obter melhores resultados do que 0 a 100%. Portanto, pré-carregue se sua carga real for 0 estática e com alta dinâmica.
Tony Stewart Sunnyskyguy EE75
2
dependia dos fatores atuais da crista da aplicação e da carga em estado estacionário (uA). nenhum número mágico na folha de dados, mas eu consideraria a corrente nominal máxima de 5% como uma pré - carga como ponto de partida e confirme todas as fontes de erro de regulação (estática, fonte da etapa V e carga da etapa I) para derivar uma com a melhor margem para variações em parte GBW. Essa é uma preocupação obrigatória para celulares com baixa potência Rx e alta potência Tx, mas minimiza o desperdício de energia para alcançar a estabilidade de RF durante a ativação da portadora. parece que o designer tem a mesma sabedoria, já que 5% de 150mA é o que?
Tony Stewart Sunnyskyguy EE75
3
@ SunnyskyguyEE75 "Erro de 5mV com carga de 1mA, erro de 200mV com carga de 150mA" - Posso ver a resposta de carga de 150mA na figura 15/16 da ficha técnica, mas onde você encontra a resposta de carga de 1mA com erro de 5mV?
Examinei
3
Good Eye @marcelm Na verdade, era a linha 9.2.3 na etapa +/- 0.6V e, em seguida, "erro de 5mV com carga de 1mA,
Tony Stewart Sunnyskyguy EE75 - 01/07
5

Como já sugerido por alguns outros comentários, o resistor de 316 ohm é colocado lá para permitir que o circuito regulador de tensão tenha alguma capacidade de dissipar alguma corrente no caso em que o trilho de 2,5V recebe algum vazamento de um trilho de alta tensão. Esse vazamento normalmente faria com que a saída do regulador se desligasse, aumentasse e aumentasse a tensão. Um projetista faz uma troca de projeto entre a quantidade de capacidade de dissipador permitida versus a quantidade de carga extra que o resistor coloca no regulador de tensão.

Podem existir condições de vazamento durante a sequência de inicialização e desligamento de dispositivos semicondutores complexos e a capacidade do coletor pode ser importante para manter as coisas sob controle.

Em alguns casos, o regulador de tensão pode ter um recurso chamado bloqueio de sobretensão que desliga o regulador se a saída aumentar demais. Isso pode ser prejudicial para a operação do sistema, especialmente se o pino indicador de energia boa (PG) for monitorado para controlar uma cadeia de regulador de tensão em uma placa complexa. O resistor de dissipador atual pode desempenhar um papel de prevenção de um desligamento inesperado devido a uma pequena quantidade de vazamento em um trilho específico.

Michael Karas
fonte
4

Não estou convencido de que o resistor esteja aterrado. Eu rotulei as peças e o cobre derrama conforme seu circuito de "engenharia reversa".

insira a descrição da imagem aqui

Se o R14 fosse aterrado, por que uma via seria desperdiçada quando há GND vazando ao lado dele. Como você testou o solo? você acabou de zumbir nas entrelinhas? Há uma chance muito alta de que haja um LED no chão pendurado nessa via. Isso forneceria uma indicação visual de que 2,5V é alimentado e um resistor em torno de 316R seria adequado para um LED VERMELHO / AMARELO / VERDE (4mA). Isso forneceria a "indicação" de um breve caso você tenha lido mal um DMM ou dependendo de detalhes do DMM.

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf Este é um design de referência para um Spartan 3E. Há uma carga de 2k2 no regulador de 2,5V, mas também um LED desligado no 3v3. Isso poderia fornecer um pouco de amortecimento ao circuito a jusante

JonRB
fonte
9
If R14 was grounded, why would a via be wasted when there is GND pour right next door to it.Mencionei isso no meu post original também. Também não fazia sentido para mim. How did you test it was ground? did you just buzz between lines?Eu medi entre vários pontos de aterramento conhecidos, no modo de resistência, no modo de continuidade e no modo de diodo. O modo de continuidade e resistência mostra 0,2 ohms e o modo de diodo mostra 0 volts, indicando um curto claro. There is a very high chance there is an LED to ground hanging off that via.Não há LEDs nesta placa. 2.5V se conecta apenas ao FPGA VCCAUX
DerStrom8
A via poderia estar se conectando a um terreno diferente? Talvez vá AGND quando o derramamento ao lado é DGND, ou algo assim?
Lareira
2
@ Hearth que seria uma decisão incrivelmente ruim (mas possível ...). Terrenos divididos são coisa do passado, mas o mais importante é que a corrente deseja retornar à sua fonte, que fica perto do pino 2 do U4. Sempre pense no caminho de retorno
JonRB
@ JonRB Eu não sei muito sobre design digital de alta velocidade, então estou apenas tentando adivinhar. Não me pareceu uma escolha sensata, mas nem a adição dessa via.
Lareira
1
É um PCB de várias camadas ou o que está na parte de trás dessa via?
eckes 30/06