Como uma pesquisa para o problema que descrevi aqui , encontrei este circuito por Maxim:
Isso é duplicador de clock e deve ser realmente bom no meu caso, pois a frequência de entrada está muito bem definida.
No entanto, olhando as folhas de dados, descobri que o MAX9010 gera níveis TTL, enquanto o 74VHC86 aceita níveis CMOS (0,7 * Vcc). Em geral, não consigo encontrar um comparador de alta velocidade com saídas CMOS operando a 5V.
Devo prestar atenção especial a esse problema - quais são as condições em que o circuito pode falhar na produção do relógio adequado?
Você pode dar feedback sobre o circuito em geral? Minha avaliação de que ele deve funcionar corretamente dobrando 21,47727 MHz para 42,95454 MHz com R1 = 1k e C1 = 15pF (no entanto, com certeza, será necessário prototipagem e ajuste na vida real).
PS: Nos últimos dias, revisei muitos designs para gerenciar relógios, e meu sentimento é que eles em alto grau são uma espécie de "artigos de marketing" e não são adequados para a aplicação direta - os artigos falam muito sobre os profissionais dos circuitos, mas quase nenhum afirma os contras (decorrentes de atrasos de propagação, faixas de frequência etc.), portanto, é uma péssima idéia implementar o que é dito diretamente, sem modelagem e simulação adequada para as condições-alvo.
Atualização: como eu suspeitava, este circuito é um projeto ideal projetado para funcionar em condições ideais. Quando construído na vida real, não funciona adequadamente sem investimento nas seguintes áreas:
- a energia deve estar maximamente limpa. Devido ao ruído nos trilhos de alimentação, o divisor de tensão terá flutuações de nível, causando picos na saída do comparador e falsos positivos;
- O comparador pode absorver alguma corrente do divisor de tensão (tensão de referência) em sua entrada positiva no momento da comutação. Também pode mudar um pouco o ponto de referência;
- RC com essa capacitância tão pequena está sujeito a ser influenciado por outras capacitâncias ao redor e EMI, alterando o ciclo de trabalho ajustado (na melhor das hipóteses) ou fazendo com que o estágio de multiplicação x2 não funcione corretamente.
Além disso, construí este circuito usando o MAX999, mas seu modelo LTSpice está com defeito. É confirmado pelo suporte do Maxim, espero que eles o consertem.
Vou abandonar esse design, considerando o ICS501.
O atraso que você precisa é de apenas 25nS. Eu consideraria simplificar o seu circuito para usar dois ou todos os outros três portões no pacote 74HC86 para fornecer o atraso, seu Tpd nominal é 11nS a 5v em 15pF. Sem carga capacitiva extra, o atraso pode ser um pouco menor. Seu atraso será fortemente afetado pela tensão do trilho, portanto, use este método apenas se o trilho estiver bem regulado.
fonte