Encaminhamento de um conversor DC / DC buck / boost

10

Preciso de ajuda com o layout de uma fonte de alimentação. Fiz uma falha nas duas primeiras iterações porque não tenho a experiência necessária e gostaria de evitar outra execução cara.

Por uma questão de exaustividade, aqui está a pergunta anterior (relacionada): Problema de ruído com o regulador de comutação buck / boost

Meu dispositivo é alimentado por uma bateria de íon de lítio, mas precisa de uma tensão operacional de 3,3V. Assim, Vin = 2,7-4,2V, Vout = 3,3V. Decidi usar um regulador de comutação buck / boost LTC3536: http://cds.linear.com/docs/en/datasheet/3536fa.pdf

Basicamente, usei a implementação de referência (página 1 da ficha técnica) para uma fonte de alimentação 1A / 3.3V. Aqui estão os esquemas:

insira a descrição da imagem aqui

Existem três planos de terra separados: PGND, proveniente da bateria e conectado ao LTC3536; GND, o terra do sinal que se ramifica do pino 3, e AGND, usado para sensores analógicos etc. que se ramificam do plano GND.

Esta é a versão mais recente da placa de 2 camadas. Vermelho é superior, azul é camada inferior. É bem próximo da placa de demonstração do LT. Anotei os diferentes planos de terra, bem como o VBATT e o VCC.

insira a descrição da imagem aqui

Considerações de design

Tentei seguir as recomendações que encontrei na folha de dados e as respostas que obtive na pergunta anterior. Eu uso 3 planos de terra diferentes, conforme descrito acima, conectados em um único ponto usando um resistor de 0 Ohm. Tentei usar uma abordagem semelhante a uma estrela para rotear o VCC. O AVCC é conectado ao VCC usando um resistor de 0 Ohm.

Questões

  1. Um dos problemas com o design anterior foi que eu conectei a almofada exposta do U3 usando vias na lateral do chip. Isso exigiu muito espaço. Percebi agora que o LT adicionava à placa de demonstração as vias diretamente sob o bloco exposto. Eu não sabia que isso é possível - preciso fazer algo especial nessas vias?
  2. Estou bastante inseguro quanto à colocação dos aviões no solo. No momento, o plano GND sai do pino 2/3 e é conectado ao plano AGND e PGND usando um resistor de 0 Ohm. A colocação desse resistor é uma espécie de atm aleatório.
  3. Todo o circuito é comutado usando um IC de ativação / desativação suave do MAX16054, que se conecta ao SHDN do U3 (pino 10). O MAX16054 está conectado ao VBATT e ao GND (não ao PGND). Isso pode causar problemas?

Quaisquer comentários serão muito apreciados!

arnuschky
fonte
O primeiro documento vinculado por @PhilFrost é ótimo. Isso me ajudou a entender como encaminhar o SMPS. Eu recomendo.
Jesus Castane
@arnuschky Não concordo com os GNDs separados. Às vezes, cria mais problemas que resolve. De alguma forma, os capacitores de saída do seu SMPS são a fonte de alimentação do seu circuito. Então, vamos considerar C17 e C18 sua fonte de alimentação. Seus pinos Vcc alimentam todo o seu circuito, mas o ponto GND é isolado (Ok. Não isolado, mas muito longe) do seu circuito! Na minha opinião, este é realmente um grande problema. Por que você não considera ingressar no PGND e AGND? Atenção com a sua faixa de feedback. Atravessa uma divisão GND! Mantenha-o no mesmo plano de força.
Jesus Castane
OK obrigado, vou consertar o plano de energia. Não tenho certeza se devo ingressar no PGND e AGND. Não corro o risco de ver as correntes do SMPS nos circuitos analógicos? Em relação aos limites de saída: De acordo com você, devo movê-los para GND? É o contrário do que AndyAka disse na outra pergunta.
Arnuschky

Respostas:

5

Espero não contradizer nada dito na resposta da pergunta anterior !!!

O ponto de feedback deve ser obtido o mais próximo possível do pino de saída. Observe a faixa no lado não componente do documento LTC3536.

Eu usaria um plano de aterramento completo na parte de baixo, mas a extremidade de baixa tensão do R7 precisa chegar ao pino 2 e, em seguida, o pino2 precisa apontar com estrela sob o chip para o plano de aterramento completo local.

Eu não usaria o R27 (e o pino 3) para alimentar o cobre superior que se conecta ao cobre inferior (Plano GND) - deixaria (como você chamou) inundar o plano GND através do aterramento onde R11 está e até o plano de terra analógico.

A pista do pino 10 deve tentar manter a camada superior o máximo possível, para não interromper os planos de solo por baixo.

Andy aka
fonte
Hey Andy. Obrigado por seus comentários (novamente!) Comecei a implementar as alterações quando estava com alguns problemas. Agora refiz o layout muito perto da placa de demonstração do LT. Usando esse layout, seu primeiro e último ponto são fixos. Infelizmente, não entendi completamente o que você disse sobre os aviões terrestres. O plano GND agora sai do pino 2/3 e o AGND é conectado a esse plano separadamente. Mesmo para R27. Está correto assim?
Arnuschky 03/07/2013
@arnuschky Que parte do avião GND você não seguiu?
Andy aka
O que não entendo é o seguinte: uso um plano completo para aterramento sob o chip (camada inferior). Os pinos 5 e 13 se conectam lá, bem como os limites de entrada e saída. Como posso então colocar outro plano de aterramento do sinal (pino 2) sob o chip, se eu tiver apenas 2 camadas? O que eu não fiz foi deixar o sinal terra (plano GND) um pouco mais longe, colocar o pino 2 lá e estrela nesse ponto (ver bloco de vias 4x3), mas não tenho certeza sobre esse ponto estrela.
Arnuschky
11
As conexões GND (ao contrário de PGND) não têm um plano - elas apontam para PGND e não devem transportar correntes relacionadas à fonte de energia de entrada e carga de saída. PGND é o plano que fica embaixo do chip e embaixo do PCB. Quaisquer componentes que se conectam ao "GND" (como R7) se conectam ao pino 2, que é roteado diretamente para o PGND.
Andy aka
Tenho a impressão de que não entendi algo substancial aqui. Atualmente, tenho três planos, um para PGND, no qual todos os caminhos de alta corrente do conversor devem permanecer, um para GND "normal", que fornece conexões de terra para todos os outros dispositivos (ICs etc.) e um para AGND, que fornece terra para componentes analógicos (sensores etc). O plano GND é conectado ao PGND e AGND em um ponto cada.
Arnuschky
3

Respondendo à minha própria pergunta sobre as vias no bloco exposto do U3:

Como eu temia, não é tão fácil colocar vias em um bloco. A solda pode fluir através da via e pode criar uma bagunça do outro lado e uma conexão ruim do lado do componente. Veja estes links, por exemplo:

Nem sei como vou resolver isso. Bastante legal do LT para fazer com que a placa de demonstração dependa disso. Vejo opções de árvore:

  1. ter as vias conectadas (caras)
  2. afaste as vias da almofada (podem ocorrer outros problemas, pois os componentes não podem ser colocados perto o suficiente)
  3. diminua o diâmetro e espere que isso seja suficiente

Nenhuma dessas opções é realmente satisfatória. :(

arnuschky
fonte
11
Definitivamente, você precisa de vias conectadas se a pasta de solda se depositar sobre elas. Caso contrário, você terá problemas no processo de montagem. Há outra opção arriscada. Faça uma pequena abertura da máscara de solda embaixo do chip. Conforme mostra a imagem s3-blogs.mentor.com/tom-hausherr/files/2011/04/… . Nesse caso, você pode afastar as vias das áreas de pasta de solda. (Desculpe, talvez não seja a melhor imagem para mostrar isso). A segunda opção que você comenta é possível, mas eu não tentaria a terceira.
Jesus Castane
11
Irei com a opção 2. Como o LT não declara explicitamente que as vias precisam estar embaixo do bloco por razões térmicas, presumo que esteja tudo bem. Obrigado pela sua resposta Jesus.
Arnuschky