Por que dois portões NÃO em série?

Recentemente, analisei as folhas de dados do IC 74HC139 para verificar se ele era adequado para o meu projeto e deparei-me com o seguinte diagrama lógico que me parece um pouco estranho:

^{simular este circuito - esquemático criado usando o CircuitLab}

Para cada uma das entradas Yn, existem duas portas NOT após a porta NAND de entrada tripla; Não entendo por que isso é necessário, como a lógica booleana simples nos diz:

Portanto, estou assumindo que existe alguma razão eletrônica para a existência de dois inversores antes da saída? Já ouvi portões chamados Inversores de Tampão antes, e eles supostamente isolam o circuito antes e depois, no entanto, não posso afirmar que entendi o uso disso, então eu apreciaria qualquer iluminação!

Razões possíveis:

1. Balanceamento de carga
   • O driver de A tem um número desconhecido de fan-out para dirigir. A fan-out dentro do circuito e o parasita induzido podem ser calculados para os circuitos específicos, mas não conhecemos os outros circuitos que estão conectados ao driver. Essencialmente, os inversores estão sendo usados ​​como equivalentes a buffer. e ajudar a gerenciar os parasitas.
2. Tempo e corrente total
   • Para reduzir a falha de transição, os inversores de segundo estado podem ser dimensionados para um comutador de transição mais rápido. Isso faz com que a entrada dos portões NAND seja atualizada quase ao mesmo tempo. Com as entradas mudando menos periodicamente, é possível economizar energia e reduzir as falhas de transição.
3. Reforço e potência do sinal
   • Vamos dizer VDD = 1.2V, mas a entrada é 0.9V. A entrada ainda é 1 lógica, mas considerada fraca, o que causa uma troca mais lenta e consome mais energia. Os primeiros inversores podem ser dimensionados para lidar melhor com as transições, tornando a tensão mais previsível para o restante do projeto.
   • Existe também a possibilidade de alteração no domínio da tensão. Neste caso, os inversores no primeiro estado podem atuar como uma redução, por exemplo, um domínio de entrada de 5V para um domínio de 2V.
4. Qualquer combinação dos itens acima

O tempo necessário para que uma porta seja comutada depende da quantidade de carga capacitiva que ela deve acionar, do tamanho dos transistores e do número de transistores em série. Um inversor consiste em um NFET (transistor de efeito de campo de canal N) e um PFET (FET de canal P); uma porta NAND de três entradas possui três PFETs em paralelo e três NFETs em série. Para que uma porta NAND de 3 entradas reduza a saída tão rapidamente quanto poderia um inversor, cada um dos três NFETs teria que ser três vezes maior que o NFET único de um inversor.

Para um chip pequeno como este, os únicos transistores que precisam acionar uma carga significativa são aqueles conectados aos pinos de saída. Usando quatro saídas acionadas por inversores, será necessário ter quatro grandes PFETs e quatro grandes NFETs, além de vários pequenos. Se alguém atribuir aos NFETs uma área "1", os PFETs provavelmente terão uma área de cerca de 1,5 (o material do canal P não funciona tão bem quanto o canal N), para uma área total de cerca de 10. Se o Como as saídas eram conduzidas diretamente por portas NAND, seria necessário usar doze grandes PFETs (área total 18) e doze enormes NFETs (área total 36, para uma área total de cerca de 54. Adicionando 20 pequenos NFETs e 20 pequenos PFETs [12 cada para o NAND e 8 para inversores], o circuito reduzirá a área consumida por grandes transistores em 44 unidades - mais de 80%!

Embora existam algumas ocasiões em que um pino de saída será acionado diretamente por um "portão lógico" que não seja um inversor, acionar as saídas dessa maneira aumenta muito a área necessária para os transistores de saída; geralmente só vale a pena nos casos em que, por exemplo, um dispositivo possui duas entradas de fonte de alimentação e deve ser capaz de reduzir sua saída mesmo quando apenas uma fonte está funcionando.

Se a porta NAND for feita da maneira óbvia (três transistores paralelos ao GND e três transistores da série ao Vdd), ela terá baixa capacidade de fonte, as transições não serão nítidas e o tempo de atraso dependerá da capacidade da carga. Adicionar um buffer (ou dois para restaurar a lógica) limpa todos esses problemas.

Aqui está o que um inversor sem buffer típico (esquemático como este) ...

A função ..transfer (saída x entrada mostrada na linha (1)) se parece com:

Com um buffer, a linha (1) estará muito mais próxima de uma forma quadrada. (a segunda linha é a corrente que é desenhada).

Isso é bobagem se você está apenas tentando comunicar a lógica de um chip. Provavelmente, é desenhado dessa maneira porque internamente existem alguns estágios de buffer. Os portões internos são provavelmente muito pequenos, com pouca capacidade de acionamento. Os sinais que saem para fora precisam passar por um buffer que pode gerar e afundar muito mais corrente. De alguma forma, esse detalhe de implementação parece ter entrado na descrição lógica, onde não pertence. A lógica seria a mesma se os dois inversores em série fossem substituídos por um fio. Em seguida, deve haver uma especificação geral de velocidade e unidade atual para as saídas. Você também poderia imaginar portões NAND mais lentos e mais poderosos.

Embora isso possa parecer algo inútil, ele tem aplicação prática. Isso aumentará o sinal de saída fraco. O nível permanece inalterado, mas as capacidades de fornecimento ou afundamento de corrente total do inversor final estão disponíveis para acionar uma resistência de carga, se necessário

No passado, esse arranjo era usado para atrasar.