Traço cruzando o plano de energia dividido

12

A maioria das fontes na Internet discute os sinais de roteamento em um plano de energia dividido e como fazer isso corretamente. A principal solução aqui é criar um caminho curto de retorno atual. Gostaria de saber se os sinais de roteamento em um plano de fonte de alimentação dividido (não no plano de terra) terão algum efeito perceptível na integridade do sinal e se devo tomar medidas.

Minha situação:

PCB de 4 camadas:

  • Camada superior: sinal
  • Plano interno: terra dividida (analógica / digital)
  • Plano interno: plano de alimentação dividido (3.3V digital e 3.3V analógico são relevantes neste caso)
  • Camada inferior: sinal

Estou encaminhando alguns sinais de relógio na camada inferior, começando da seção digital para a seção analógica. Os sinais atravessarão o plano de potência dividido entre a seção digital e analógica (a diferença é de 0,5 mm de largura). Fornecerei um caminho de retorno sólido atual no plano de terra (ponte entre digital e analógico), para que as correntes de retorno não sejam um problema.

O sinal do relógio está logo acima de 12MHz, os traços têm 0,2 mm de largura e um comprimento máximo de 13,4 cm. Os traços são terminados com um resistor em série.

Bianco Zandbergen
fonte
1
Enquanto a resposta de David Kessner é fantástico, para uma orientação mais detalhada que você pode querer consultar os seguintes artigos por Keith Armstrong, registro gratuito necessário e seu livro, EMC para Placas de Circuito Impresso por Keith Armstrong
Martin

Respostas:

16

A resposta rápida:

Qualquer sinal que atravesse uma divisão no plano de potência OU no solo é ruim. Quanto maior a taxa de comutação (e quanto mais rápidas as bordas do sinal), piores serão os efeitos.

A resposta longa:

Quando você diz: "Fornecerei um caminho de retorno sólido atual no plano de terra (ponte entre digital e analógico) para que as correntes de retorno não sejam um problema", ou você não entende os problemas ou eu não entendi sua declaração. A razão pela qual digo isso é que você não pode ter um "caminho de retorno de corrente sólido" e ainda ter um plano dividido. Tem que haver algo de não sólido ali.

As correntes de retorno fluirão no plano de força ou terra mais próximo do sinal. Portanto, no seu caso, se o seu sinal estiver na camada superior, as correntes de retorno estarão na camada terrestre. Mas se o seu sinal estiver na camada inferior, as correntes de retorno estarão na camada de energia. Para a maioria dos sinais de velocidade média a alta, a corrente de retorno seguirá o rastreamento do sinal e não seguirá o caminho mais curto. Em outras palavras, as correntes de retorno tentarão minimizar a "área de loop".

Se o seu sinal mudar de baixo para cima (ou vice-versa), as correntes de retorno também mudarão, fluindo através de uma tampa de desacoplamento. É por isso que é importante espalhar as tampas de dissociação por todo o PCB, mesmo quando está muito longe do chip para fazer qualquer diferença na potência.

Minimizar a área do loop é fundamental para a integridade do sinal, minimizando a EMI e reduzindo os efeitos da ESD.

Se o seu sinal atravessar uma divisão no plano de potência / terra, as correntes de retorno serão forçadas a fazer um desvio. Em alguns casos, esse desvio pode aumentar a área do loop em 2x ou até 10x! A maneira mais simples e melhor de evitar isso é não transmitir um sinal através de uma divisão.

Algumas placas possuem planos analógicos e digitais mistos ou, em alguns sistemas, possuem vários trilhos de força. Aqui está uma lista de coisas que podem ajudar nessas circunstâncias:

  1. Para coisas como relógios ou linhas de dados ativas, você realmente não deseja cruzar uma divisão. Alguns roteadores de PCB criativos são a melhor solução, embora às vezes você precise apenas de um plano analógico / digital combinado em vez de dividi-lo.

  2. Para sinais de baixa velocidade ou principalmente CC, você pode atravessar uma divisão, mas tenha cuidado e seja seletivo. Se puder, diminua a taxa de borda usando um resistor e talvez uma tampa. Normalmente, o resistor estaria conectando fisicamente a divisão.

  3. Coisas como resistores de 0 ohm ou tampões podem ser usados ​​para fornecer um caminho de retorno de sinal entre dois planos. Por exemplo, se um sinal ultrapassar a divisão, adicionar um limite entre os dois planos próximos ao sinal pode ajudar. Mas cuidado, se isso não for bem-sucedido, isso poderá negar qualquer efeito positivo de uma divisão em primeiro lugar (IE, impedindo que o ruído digital vá para o plano analógico). O bom de usar tampões ou resistores de 0 ohm para isso é que ele permite que você brinque com o design após a fabricação da PCB. Você sempre pode encher ou desfazer peças para ver o que acontece.

Embora muitos projetos de PCB envolvam algum tipo de compromisso, tente não se comprometer, a menos que seja absolutamente necessário. Você terá menos dores de cabeça e menos cabelo ao fazer isso.

Devo também salientar que encobri completamente a questão das alterações de impedância devido à divisão, e o que isso significaria. Embora importante, não é tão importante quanto minimizar a área do loop e outras coisas. E entender a área do loop é muito mais fácil do que entender como as alterações de impedância afetarão a integridade do sinal.


fonte
Se você absolutamente precisar usar uma tampa para "costurar" os planos divididos, certifique-se de anexar a tampa em ambos os lados do avião. Os engenheiros têm o péssimo hábito de supor que uma perna de um boné esteja sempre presa ao GND e a outra a algum VCC, quando, na realidade, você conectaria os dois lados ao GND ou os dois lados ao VCC, dependendo do plano que estiver costurando .
11289 ajs410
Eu estava assumindo que a corrente de retorno iria passar pelo caminho de terra mais próximo / curto e não nessecary o plano de energia que parece estar errado
Bianco Zandbergen
@ Bianco, seguirá qualquer caminho que minimize a indutância. O que chamamos de energia ainda é uma placa de meta mantida a uma tensão constante e formará o caminho de retorno. Isso ocorre porque no seu chip deve haver tampas de desacoplamento, o sinal pode usá-las para "completar" o circuito, se necessário. Muitas vezes, você também está trocando um sinal de energia. Nesse caso, as tampas não serão necessárias.
Kortuk
4

Eu tenho que chutar alguma sabedoria convencional para o meio-fio. Pelo menos para as placas de RF que eu fiz, descobri que o desempenho é melhorado por não haver motivos divididos para analógico e digital. Em vez disso, usar um plano de aterramento sólido e fazer jatos de aterramento para manter um caminho de baixa indutância / baixa resistência a um único nó de aterramento unificado funcionou melhor para os tipos de produtos que eu fiz, principalmente o tamanho pequeno (portátil) e o RF pesado (receptores) e transmissores na faixa de 500 MHz e acima.

Normalmente, não uso aviões Power, pois não é preciso muito espaço para deixar cair qualquer queda de tensão IR na faixa de microvolt, e prefiro aterrar lá.

Apenas outra abordagem.

rfdave
fonte
Leio conselhos assim regularmente e sou da opinião de que aqueles que não obtêm melhores resultados com um plano dividido não estão fazendo o que é certo. Projetar uma placa de RF de alta velocidade é um negócio sério, projetar uma placa de RF de alta velocidade com motivos analógicos e digitais separados é um negócio mais sério. Essa é uma opinião, mas com uma ótima prática de design e um design tedioso, uma placa separada pode receber benefícios para o seu sistema analógico. Essas linhas digitais apenas geram tantas frequências. Se você possui digital de velocidade muito baixa, não é necessário segregar.
Kortuk
Eu acho que, como a maior parte da engenharia não é uma tarefa fácil, com o mesmo espaço de solução todas as vezes. É por isso que eles pagam bem aos engenheiros.
Kortuk
@ Kortuk-O duplo negativo é um pouco confuso. Suponho que você esteja dizendo que, se fizer certo, um plano dividido fornecerá melhores resultados? Essa não é a minha experiência, mas você está certo de que não existe sempre o mesmo espaço de solução, o que talvez seja o ponto mais importante! Você tem que começar com uma boa planta baixa, separando analógicos, fontes digitais e de energia, tanto quanto possível, para começar, ou você está nadando rio acima ...
rfdave
@ Kortuk: Howard Johnson, em "Design digital de alta velocidade", defende com força um único plano de terra.
darron
1

Alguém pode perguntar - por que um sinal de relógio está entrando na região analógica? Talvez você precise gerenciar seus aviões para levar o terreno digital para os lados digitais dos seus DAC / ADCs (suponho que 'o que está acontecendo aqui.)

Construtor de brinquedos
fonte
Na verdade, são os sinais do relógio para os ADCs. As entradas do oscilador de cristal residem na parte analógica do chip. Eu escolhi não usar um cristal externo, mas fornecer um sinal de relógio externo. Este sinal é gerado centralmente na seção digital e distribuído por toda a placa através de um buffer.
Bianco Zandbergen
@ Bianco, isso soa como a fonte de uma grande quantidade de problemas de ruído. Relógios de alta frequência são o diabo nos detalhes.
Kortuk
Estou reformulando meu design agora para usar várias fontes de relógio em vez de uma central. Eu quero evitar provocações desagradáveis ​​com o diabo.
Bianco Zandbergen
Além do sinal do relógio, suas linhas de dados do ADC também precisarão ser conectadas - muitos ADCs foram projetados para ter DGND e AGND separados e para separar os pinos digitais do analógico - você pode dividir os planos de aterramento logo abaixo dos ICs (consulte analog.com/static/imported-files/tutorials/MT-031.pdf figura 8) Essa separação não existe nos ADCs?
Toybuilder 16/05
1

Os relógios não devem passar por vias. Há um preço de indutância e capacitância que você paga quando usa vias e, à medida que a frequência do relógio aumenta, isso acabará por morder você. Também força as correntes de retorno do relógio através de uma tampa de desacoplamento. É realmente apenas uma prática recomendada manter o relógio em uma única camada.

Isso é um complemento aos conselhos acima.

ajs410
fonte
1
Realmente depende do quadro. Para um PCB de 4 camadas, você está absolutamente correto. Para placas com mais de 4 camadas, talvez seja melhor colocar seus relógios em uma camada interna (entre os planos de potência / terra). Se houver uma camada de sinal entre a parte superior e o primeiro plano, a impedância dos traços na parte superior será terrível, portanto, colocar o relógio em uma camada diferente pode ser uma vantagem. E, finalmente, para os BGAs, muitas vezes você não pode emitir o sinal sem ir para uma camada interna - nesse caso, você não tem escolha. Ajuda a colocar uma tampa perto do relógio via, para reduzir as correntes de loop.
1

Dependendo da velocidade do relógio e de seu roteamento, eu esperaria que você se beneficiasse ao passá-lo através de um dispositivo na fronteira dos dois planos, cuja entrada é relativa ao plano digital e sua saída é relativa ao o plano analógico. Se o relógio for usado para muitos propósitos, você também poderá bloqueá-lo para que apenas os pulsos do relógio realmente relevantes para o ADC passem através do limite.

supercat
fonte
1

Encaminhar seu relógio em planos de energia divididos terá um impacto negativo. Como alguns outros mencionaram, é melhor usar um plano de terra sólido e particionar seu roteamento analógico e digital para mantê-los isolados. Eu ficaria preocupado com a EMI com o relógio passando por um plano dividido (se parece com uma antena de slot) e você pode considerar mudar da terminação em série para paralela para a sua linha de relógio.

Não estou dizendo que não é possível atravessar planos divididos nesse tipo de configuração, mas você deve tomar cuidado e entender que haverá riscos envolvidos que você não poderá quantificar facilmente.

Se você quiser manter seu layout da maneira que gostaria, em algumas notas do pessoal da ADC, como a Analog Devices (ou o chip do fornecedor da ADC), para ver quais recomendações eles têm para fazer esse tipo de layout de plano dividido.

Tim Coyle
fonte
0

Infelizmente, os campos elétricos pressionam os elétrons para explorar TODOS os caminhos de retorno possíveis, proporcionais à condutância (suscetibilidade, para sinais CA).

Sim, alguns caminhos serão preferidos devido à menor impedância. Mas alguns elétrons ainda seguirão outros caminhos, porque esses outros caminhos existem.

Em frequências bem acima da SkinFrequency (5 MHz para 35 mícrons 1 onça / pé ^ 2), os elétrons não têm tempo para penetrar na película e (principalmente) permanecem de um lado. Em 20 MHz, você tem 2 SkinDepths, ou 2 * 8,9dB = 18dB de redução (quase 10: 1). Em 80 MHz, você tem 4 SkinDepths, ou 4 * 8.9dB = 36dB de redução (quase 180: 1). Em 320 MHz (talvez bordas de 1 nanossegundo), você tem 8 SkinDepths ou 8 * 8.9dB = 72dB de redução (acima de 30.000: 1).

Observe que ainda há movimento de elétrons através da folha, para o lado voltado para longe do traço do agressor. Ainda há uma queda de I * R naquele lado "silencioso" do avião.

analogsystemsrf
fonte