Pares Diferenciais de Comprimento

9

Estou roteando uma PCB com uma conexão Ethernet e estou tendo alguns problemas para decidir qual a melhor maneira de rotear os pares diferenciais TX e RX. Fiz os cálculos de impedância para descobrir a geometria da trilha necessária para a impedância diferencial de 100 ohm e a confirmei com a casa da diretoria. No entanto, tenho uma incompatibilidade de comprimento entre os pares TX + / TX- e RX + / RX- (cerca de 5 mm). Portanto, estou empregando a "técnica de linhas onduladas" para minimizar a incompatibilidade de comprimento dos traços em um par.

Minha pergunta é se existe uma regra de ouro ou um cálculo preciso para descobrir a geometria da linha ondulada? Para ilustrar o que quero dizer, dê uma olhada no anexo - eu direcionei um par com rabiscos "soltos" (rotulados como 1. na imagem) e outro par com rabiscos "apertados" (rotulados como 2, na imagem). Qual é o melhor e isso importa? Minha preocupação com os "rabiscos rígidos" é degradar a qualidade do sinal devido a reflexões, pois os rabiscos estão próximos de ângulos de 90 graus, contra os quais a maioria das notas de aplicativos desaconselha. Os "rabiscos soltos", por outro lado, ocupam mais espaço e, portanto, estou degradando minha impedância diferencial?

Obrigado e boas festas! -Igor

insira a descrição da imagem aqui

IgorEE
fonte

Respostas:

6

Não sei ao certo onde você leu que o design do squiggle é usado para essa finalidade, ou seja, a correspondência do comprimento do caminho. Pelo que pude encontrar, o único lugar em que um rabisco (como o que você desenhou) é usado intencionalmente em antenas de rabisco RFID ; e você provavelmente não quer criar um desses no seu quadro!

Abaixo está um exemplo de correspondência de comprimento de caminho de um livro que eu li (Jacob et al. Memory Systems ). Existem um ou dois caminhos de aparência irregular, mas apenas com um ou dois períodos, no máximo. O padrão mostrado lá parece preferir uma alta amplitude do "rabisco" para que ele tenha um baixo número de períodos / repetições. A maioria das outras rotas mostradas lá são alongadas de alguma forma, mas não por rabiscos. O método de alongamento mais comum usado lá parece fazer inversões de marcha pentagonais (um termo que acabei de inventar porque não conheço um estabelecido), de modo que uma polilinha externa é naturalmente mais longa que a interior. Não sei qual software é usado para gerar esses designs (mas é uma boa pergunta).

insira a descrição da imagem aqui

Após mais pesquisas, parece que um termo comercial para os rabiscos quando aplicado à correspondência do comprimento do traço é "traços serpentinos".

E eu encontrei um artigo discutindo os seguintes: Uma Nova Inclinação no Roteamento de Comprimento Combinado de Barry Olney ... Bem, o artigo é realmente sobre a proposta de uma alternativa às serpentinas, mas ela tem algum histórico antes de ser comparada. Parece-me, no entanto, que as serpentinas muito longas mostradas nesse artigo são para fins demonstrativos / de contraste. Eu já vi pelo menos duas dúzias de modelos de placas de rede em detalhes na minha vida computacional (em mais de 20 anos) e não me lembro de notar um rabisco pronunciado como o seu (ou o desse artigo) em qualquer um de seus PCBs ... Agora pode ter existido nas camadas internas (nas poucas tábuas que tinham mais de duas) onde não era visível. Algumas placas direcionam seus sinais diferenciais para as camadas internas, como micro-faixa.

Com esta terminologia serpentina, verificou-se que eles são um assunto padrão de livros didáticos. O livro Entendendo a integridade do sinal de Thierauf tem algumas páginas sobre isso. Termos alternativos são (de acordo com esse livro): "vestígios de meandros ou trombones". Se eu entendi direito, o número de períodos deve ser minimizado, pois cada um contribui para uma forma de onda semelhante a uma escada criada por diafonia entre as curvas em U, como extraído abaixo do livro mencionado. Esta é uma análise puramente teórica. insira a descrição da imagem aqui.

O livro também diz que essa é apenas uma solução aproximada e que é necessário um "solucionador de campo 3D" para simular completamente o comportamento real; por exemplo, o sinal realmente se propaga mais rapidamente em uma serpentina do que o comprimento do traço 2D indicaria. Intuí corretamente a recomendação que o livro iria extrair desse gráfico; citando-o abaixo:

Como a tensão acoplada máxima aumenta com o número de segmentos na serpentina, ao criar uma serpentina, é melhor usar um número menor de segmentos longos em vez de um número maior de segmentos curtos. Menos segmentos também significam menos cantos e menos incerteza no tempo e na impedância. Por esses motivos, os segmentos devem ser longos (geralmente maiores que o tempo de subida do sinal) e poucos em número. Além disso, como a diafonia aumenta à medida que os traços são compactados firmemente, a escada pode ser reduzida aumentando a separação entre os segmentos.

Finalmente, o livro também menciona a colocação de um traço de guarda aterrado entre os segmentos em uma serpentina para reduzir ainda mais a escada causada pelo diafonia. O livro também lista / cita alguns trabalhos mais aprofundados sobre esta questão serpentina:

  • Wu, R. e F. Chao, "Ondas em escada na linha de atraso da serpentina", transações do IEEE sobre componentes, embalagens e tecnologia de fabricação, parte B, vol. 18, n. 4, novembro de 1995, pp. 644–650.
  • Rubin, BJ e B. Singh, "Estudo do atraso da linha de meandros em placas de circuito", IEEE Transactions on Microowave Theory and Techniques, vol. 48, n ° 9, setembro de 2000, pp. 1452–1460.
  • Orhanovic, N., et al., "Caracterização de microinterruptores em interconexões de PCB", Proceedings 50th IEEE Electronic Components and Technology Conference, Las Vegas, NV, 21-24 de maio de 2000, pp. 508-512.
  • Shiue, G., et al., “Melhorias da forma de onda de transmissão no domínio do tempo na linha de retardo serpentina com traços de guarda”, Simpósio Internacional de Compatibilidade Eletromagnética do IEEE, EMC 2007, Honolulu, HI, 9 a 13 de julho de 2007, pp. 1 –5
  • Nara, S. e K. Koshiji, “Estudo das características do tempo de retardo da linha de meandros com multicamadas hiper-blindadas”, Simpósio Internacional IEEE sobre Compatibilidade Eletromagnética, EMC 2006, vol. 3, Portland, Oregon, 14-18 de agosto de 2006, pp. 760-763.

Em uma nota mais prática, o NXP possui uma guia de layout de DisplayPort PCB (AN10798), que aborda vários aspectos do cálculo do comprimento do traço nas páginas 4-6. Eles recomendam o design serpentino mostrado abaixo, que também obedece a outras regras, como não permitir muita distância entre pares diferenciais.

insira a descrição da imagem aqui

Efervescer
fonte
Obrigado Respawned Fluff. Encontrei esses traços serpentinos com bastante frequência, principalmente se você observar as conexões entre uma CPU e a memória. Minha preocupação particular são os traços Ethernet que estou roteando. Tenho traços de 50 mm e os pares são incompatíveis em 5 mm (ou seja, diferença de comprimento de 5 mm entre TX + e TX- devido ao roteamento em torno do conector RJ45). Você acha que eu deveria me preocupar com as serpentinas ou apenas rotear em linha reta como pares diferenciais, já que a diferença de comprimento é de no máximo 5 mm?
IgorEE
Bem, você nem está dizendo qual a velocidade da Ethernet (100 Mbps, 1 Gbps; presumo que não sejam 10 Gbps porque você mencionou o RJ45). Existem simuladores comerciais (caros!), Como o HyperLynx, que podem responder a essas perguntas em detalhes. Eu não projetei pessoalmente nenhuma placa Ethernet, por isso não posso dizer em detalhes. Mas assumindo que este é 1Gbps, provavelmente você pode aprender com a Intel projetar por exemplo intel.com/content/dam/www/public/us/en/documents/design-guides/... brevemente olhando para aquela sons 5mm como muito, então você provavelmente deve compensar.
Fizz
Desculpe por isso, é 100Mbp Ethernet então talvez 5mm não seja tão ruim? Vou dar uma olhada no design da Intel.
IgorEE
Possivelmente. Intel diz para combinar pares MDI dentro de 30 mils em gigabit. Suponho que 300 mils (= 7,62 mm) ficariam bem a 100 Mbps; mas eu posso estar errado. Além disso, não está muito claro se você está falando de correspondência entre pares ou entre pares. O último é menos crítico; mesmo na Gigabit, a Intel permite uma incompatibilidade de duas polegadas entre pares (mas apenas 30 mils dentro dos pares). Eles também afirmam evitar serpentinas para MDI (embora permitam PCIe) por causa do aumento de EMI (com cabo conectado) e, curiosamente, também porque serpentinas diminuem a imunidade a ESD.
Fizz
A incompatibilidade está dentro dos pares, estou ciente de que a incompatibilidade entre os dois pares não é tão crítica. Acabei de dar uma olhada no roteamento do raspberryPi modelo B +, pois este é um projeto que estou copiando livremente, e eles também têm serpentinas nas linhas ethernet como no meu projeto acima, então acho que a correspondência de comprimento também é importante, além de manter impedância diferencial. Eu esperava que houvesse alguma regra prática quanto ao design da forma da serpentina, mas aparentemente além da comparação de serpentinas apertadas e soltas, como mencionado acima, não existe regra e parece que um solucionador EM adequado seria ...
IgorEE
4

Sua maior preocupação com rabiscos apertados é que parte do sinal pode se acoplar através deles e acabar saindo do outro lado mais cedo do que você pensa. Melhor usar maior como seu primeiro desenho.

Mantenha também os rabiscos próximos ao seu transmissor, receptor ou conector. Talvez menos de 1/4 do comprimento de onda do conteúdo de maior frequência e interesse do seu transmissor. Melhor agrupar descontinuidades.

Um cara de hardware
fonte