Por que os reguladores de tensão com baixa queda (LDO) são instáveis?

Os reguladores LDO baseados em transistores do tipo P parecem ser a forma preferida de regulador de tensão linear atualmente, mas continuo ouvindo sobre como devo escolher o (s) capacitor (es) de saída com cuidado para garantir a estabilidade. Os antigos reguladores de alto abandono com transistores do tipo N não pareciam ter esse problema. O que faz com que os LDOs sejam menos estáveis? É o transistor do tipo P? A menor diferença entre e ? Ambos? Ou algo completamente diferente? E por que o ESR do capacitor de saída é tão importante?$V_{in}$$V_{out}$

Um LDO é um loop de controle. E, como todos os circuitos de controle, sempre há espaço para instabilidade.

Então, como você torna um loop de controle estável?

1. Você fornece margem de fase suficiente (diferença de fase quando o ganho cruza o eixo 0 dB e 180.
2. A inclinação do gráfico de malha aberta deve ser de -20db / dec ao cruzar o eixo 0dB
3. Forneça margem de ganho suficiente

Se observarmos uma resposta típica de loop aberto de um LDO, pode parecer com isso

Há vários pólos.

1. Error amp pole - um pólo devido ao amplificador
2. Poste de carga - poste devido ao capacitor de saída e carga
3. Pólo parasita - geralmente dentro do elemento passa (não mostrado nesta imagem).

Há também um zero nesta imagem.

1. ESR Zero - um zero devido ao capacitor de saída

Se você observar o ponto 2 de um loop estável, diz que a inclinação deve ser de -20db / dec.

Bem, e se ... o zero nunca estava lá. Isso significa que a inclinação quando atinge 0db é -40db (devido aos dois pólos anteriores). Instabilidade.

A adição de um zero antes do eixo 0db torna o sistema estável.

A maneira mais fácil de adicionar um zero ao sistema é através do ESR do capacitor. Você precisa de um capacitor de qualquer maneira, então você está matando dois coelhos com uma cajadada aqui.

O ESR é importante, porque controla o posicionamento do zero. Deve ser baixo o suficiente para que você possa obter -20db / dec ao cruzar o eixo 0db, mas baixo o suficiente para que o ganho seja inferior a 0 dB antes do próximo polo (geralmente devido ao parastics).

" Os antigos reguladores de alto abandono com transistores do tipo N não pareciam ter esse problema " .

A resposta é a seguinte: O transistor do tipo npn usado como elemento de controle é operado em uma configuração de coletor comum (o potencial do coletor deve ser maior que o do emissor). Por outro lado - como mostrado na figura (fornecida pelo efox29) - o tipo pnp possui uma resistência de coletor (o divisor de tensão) e funciona como um amplificador de emissor comum inversor com ganho. Portanto, o não inv. A entrada opamp está conectada à cadeia divisória (para um ganho total negativo do loop).

Isso significa: O transistor npn com um resistor emissor funciona como um seguidor de emissor com um ganho não inversor menor que a unidade (e o terminal de entrada opamp inversor deve ser usado). Em relação à estabilidade, é importante perceber que, portanto, o ganho total do loop é muito menor se comparado ao caso pnp. Como conseqüência, os problemas de estabilidade são reduzidos (ou até desaparecem). No entanto, como uma desvantagem, o menor ganho de loop reduz as propriedades reguladoras de todo o LDO.