Por que a lógica antiga do PMOS / NMOS precisava de várias tensões?

Por que a lógica antiga do PMOS / NMOS precisava de várias tensões como +5, -5 e +12 volts? Por exemplo, antigos processadores Intel 8080, DRAMs antigas, etc.

Estou interessado nas causas no nível físico / de layout. Qual era o objetivo dessas tensões adicionais?

_{Sim, esta pergunta é sobre coisas que foram usadas há 35 anos.}

O 8080 usava a tecnologia somente nMOS (sem CMOS = pMOS e nNMOS). Quando você usa apenas dispositivos nMOS (ou pMOS), você tem algumas opções para construir uma célula de inversor lógico (consulte o capítulo 6.6 deste documento , minha resposta se baseia muito nessa fonte):

1. Transistor nMOS e resistor de pull-up. Simples, mas não bom em um IC, porque o resistor ocuparia muito espaço no silício.

2. transistor nMOS e um segundo transistor nMOS saturado no lugar do resistor pull-up. Nada mal, mas a tensão de saída de alto nível permanecerá um limite de tensão V _{GS, th} abaixo da tensão de alimentação. (Nota: V _{GS, th} é a tensão entre a porta e a fonte de um FET que apenas liga o FET.)

3. Transistor nMOS e um segundo transistor não saturado (= linear) no lugar do resistor de pull-up. A tensão de saída de alto nível oscilará até V _DD , mas isso implica um custo extra de uma tensão adicional V _GG com V _GG  > V _DD  + V _GS + V _{, th} . Esta é a razão do trilho de +12 V.

4. Transistor nMOS com um segundo transistor do tipo n de modo de depleção no lugar do resistor de carga. Não é necessário nenhum trilho de suprimento adicional, mas a tecnologia é mais sofisticada porque dois transistores dopados diferentemente precisam ser fabricados no mesmo chip.

Parece que o 8080 usa a opção número 3.

O motivo do trilho negativo (-5 V) pode ser o viés necessário para uma configuração de código de cas. Isso aumentaria a velocidade de comutação ao custo de um trilho de suprimento adicional. Só posso adivinhar aqui porque não encontrei nenhuma fonte dizendo que o 8080 realmente usa estágios conectados por código de cas. Cobrir o código de caso seria outra história; essa configuração é usada para amplificadores lineares, interruptores lógicos, tradutores de nível ou interruptores de força .

Aqui está um exemplo de um circuito gate NMOS NAND de "modo de depleção" que encontrei na Wikipedia (em alemão):

O transistor superior é usado no modo de depleção para fornecer uma carga aproximando uma fonte de corrente e equilibrando os tempos de subida e descida. Devido às tensões limiares mais altas da tecnologia inicial do MOS, pode ser necessário um fornecimento de 12 V para fornecer um viés adequado para a porta do resistor de carga. O suprimento de -5 V pode ter sido usado para influenciar as portas traseiras (ou nós do substrato) de todos os FETs, a fim de obtê-los no regime operacional desejado.

Estou fazendo disso uma resposta da Wiki, porque parte do que eu disse é especulação e não fatos concretos, e tenho certeza de que alguém aqui pode me melhorar ou me corrigir.

Eu projetei para a tecnologia NMOS de 12 volts alguns anos atrás. Ele usa transistores de canal n saturados para os pull-ups. Conforme descrito por um colaborador anterior (item 2 da lista nesta resposta ), isso limita a tensão de saída a um Vt menor que o VDD. A fonte de 5 volts é usada para interface com TTL. O fornecimento de -5V é usado para influenciar o substrato e levar o Vt a um valor útil. Sem a tensão de polarização, o Vt é de cerca de 0V.

A resposta curta é: você precisa estudar o layout do circuito de um dispositivo adequado para ver o design e, a partir disso, pode descobrir o porquê.

Meu pressentimento é que o design exige interface com 5v TTL, mas o dispositivo em si não funciona a essa voltagem, exatamente como funciona requer um exemplo adequado para estudar.

É mais fácil falar do que fazer, pois posso encontrar muito poucos detalhes na web.

O que eu encontrei foi uma riqueza de informações sobre o 8008, que antecede o 8080 em alguns anos, essas informações incluem ... um esquema parcial, que você pode encontrar aqui.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Dê uma olhada nas páginas 29 e 30 (esses são os números de página do pdf, não o manual digitalizado à mão) e até a página 5, se você quiser ver como ele é fisicamente construído.

Pode encontrar mais informação aqui.

http://www.8008chron.com/intellecMDS_schematic.pdf

Não espero nenhuma recompensa por isso, pois não respondi diretamente à pergunta, mas espero que ela o indique o caminho correto.