Por que a lógica antiga do PMOS / NMOS precisava de várias tensões como +5, -5 e +12 volts? Por exemplo, antigos processadores Intel 8080, DRAMs antigas, etc. Estou interessado nas causas no nível físico / de layout. Qual era o objetivo dessas tensões adicionais? Sim, esta pergunta é sobre coisas...
Estou tentando reduzir a dissipação de energia de um comutador lateral alto MOSFET de canal P. Então, minha pergunta é: existe alguma maneira pela qual esse circuito possa ser modificado para que o MOSFET do canal P esteja sempre "totalmente ligado" (modo triodo / ôhmico), independentemente da...
Alguns dias atrás, eu estava pensando em usar um pequeno MOSFET de canal P em um projeto meu, mas não consegui encontrar uma peça adequada. As especificações que eu procurava eram algo como o seguinte: (corrente de drenagem contínua)EuD= - 500 m AEuD=-500mUMAI_D = -500mA (tensão de...
Na escola, fui ensinado sobre transistores PMOS e NMOS e sobre transistores no modo de aprimoramento e esgotamento. Aqui está a versão curta do que eu entendo: Melhoria significa que o canal está normalmente fechado. Esgotamento significa que o canal está normalmente aberto. NMOS significa que o...
Estou pesquisando no EESE e no Google há várias semanas uma solução para esse problema e, embora tenha achado algumas propostas que pareciam promissoras, a implementação no mundo real ficou aquém das expectativas. Eu tenho um regulador de tensão em uma placa com capacitância de entrada de 10uF,...
A saída em um PMOS é a seguinte: I/P O/P 0 1 1 0 Por que não posso simplesmente usar isso em vez de usar um CMOS para inverter a lógica? (Por favor, explique em termos simples, pois sou iniciante neste tópico e