Crítica esquemática: Interface Phy com RJ45 / Magnetics

Estou trabalhando no meu primeiro projeto esquemático importante e gostaria muito de receber algum feedback sobre o lado analógico da interface Ethernet 1000BASE-T. Estou mais preocupado com o término da linha analógica e o suprimento isolado dos sinais analógicos e o plano de aterramento separado. Este é o lado analógico. Eu usei a mesma tensão de derivação central do analógico phy e isolou o GND usando um indutor de núcleo de ferrite.

insira a descrição da imagem aqui

Aqui está a energia analógica no PHY (tampas de desacoplamento suficientes? Usei tantas tampas quanto os pinos de alimentação de entrada):

insira a descrição da imagem aqui

Estou um pouco preocupado com o fato de o phy (88e1111) não ter um GND analógico dedicado, então eu suporia que as saídas analógicas são relativas ao GND global. Isso não atrapalha meu isolamento de terra externo ao dispositivo?

Eu também agradeceria se você pudesse criticar meu layout esquemático, um cliente vai ver isso e eu quero que seja perfeito!

ethernet schematics phy Stanri
fonte

A conexão de ponto único do GND analógico PHY será unida ao restante do sistema GND sob o seu PHY no layout. Se a ferrita L10 puder conectar a potência PHY analógica muito perto desse mesmo ponto, tanto melhor.

Michael Karas

Lembre-se de verificar se o seu PHY possui saídas de corrente ou tensão. Por exemplo, PHYs Micrel de 1Gbit requerem transformadores projetados para saídas de corrente. Verifique também se o seu PHY não possui resistores de 49,9ohm incorporados, porque a maioria dos PHYs agora os possui.

Sócrates

Suportes para esquemas agradáveis e legíveis.

Connor Lobo

Respostas:

Onde está o transformador? Como exatamente a terminação é feita e qual impedância precisa é uma função dos requisitos do PHY, que ditam uma configuração específica do transformador. Como o transformador é parte integrante da terminação, precisamos vê-lo. Você realmente deve mostrar tudo, desde o PHY até o conector RJ-45.

Suas terminações parecem corretas, supondo que este PHY exija transformadores com proporção de 1: 1.
Você realmente precisa terminar todos os 4 pares? Os dados Ethernet são transportados nos pinos RJ-45 1,2 e 3,6. Os outros dois pares não são usados para dados, mas podem ser usados para POE. Se você pretende usar o POE, definitivamente não deseja os 100 Ω entre pares. Caso contrário, deixe-os flutuando. Por que eles estão conectados ao PHY? Exatamente que tipo de Ethernet você está implementando aqui?
Eu realmente não gosto de desconectar o terra PHY e o terra principal de um indutor, como você faz com L9. Entendo que você deseja manter a corrente de alta frequência / terra do PHY fora do plano principal de terra. Parece que você isolou muito bem a energia do PHY com as tampas L10 e bypass C69-C74. Tudo o que você precisa fazer é conectar todos os aterramentos PHY, e garantir que a rede tenha exatamente uma conexão com o aterramento principal. Isso mantém as desagradáveis correntes de loop de alta frequência local, mas ainda fornece ao PHY a mesma referência de 0V que o restante da placa. Com o indutor separando os aterramentos, o PHY basicamente não terá a mesma referência de 0V que o resto do circuito em altas frequências. Não é isso que você quer.

Olin Lathrop
fonte

1) O RJ45 contém magnéticos embutidos. Aqui está a folha de dados do conector. Ele foi projetado para 1 GBE. haloelectronics.com/pdf/fastjack-gigabit.pdf . 2) Ethernet é Ethernet de 1 Gb sobre par trançado de cobre. Ele usa todos os 4 pares e cada um roda a 325 MHz, se bem me lembro. 3) Eu vi os dois casos, com planos gnd isolados e não isolados, não tinha certeza se o isolamento do gnd é necessário (especialmente porque o phy não tem um

gnd

+1 fazer AGND não par e DGND através de um indutor, basta fazer uma topologia em estrela-terra no layout

vicatcu

@Stacey: Percebo agora que você disse 1000BASE-T em sua pergunta, que de alguma forma eu não havia notado antes. Desculpa. Isso explica os 4 pares que estão sendo usados. Quanto ao terreno, há um número surpreendente de implementações ruins por aí. Dividir o terreno raramente é uma boa ideia, mas é importante manter as correntes de loop de alta frequência de chips individuais locais. Isso pode ser conseguido com o uso cuidadoso dos pontos de alimentação única. Dependendo do seu software, pode ser necessário definir as áreas locais como redes separadas e conectá-las a uma parte "curta" que é apenas cobre na placa.

precisa saber é o seguinte

@olin: Você poderia me informar como o resistor de 49,9ohm serve como resistor de terminação paralela? Além disso, vi uma placa na qual 49,9ohm resistor de tração serve como meio de terminação paralela. Por favor, compartilhe seu conhecimento sobre isso.

VV Rao

@VVR: Não vejo resistores de pulldown. 100 Ohms está sendo usado para finalizar cada par, com os 100 Ohms divididos em dois resistores de 49,9 Ohm e a torneira central CA acoplada ao terra.

Olin Lathrop

Veja a folha de dados Intel 8257 Gig Phy para obter informações excelentes sobre o layout da placa de circuito impresso e as informações sobre a divisão do solo. Doc. Intel 324990-007

Martin
fonte

Você deve parafrasear as seções relevantes do documento.

Matt Young

Você provavelmente tem um erro sério:

Se GND_PHY1 é o terra analógico, por que os capacitores de acoplamento de terminação (c9-c12) não estão conectados a ele? (no esquema que você mostrou que eles estão conectados ao terra marcado por um símbolo de "aterramento")

Além disso, os pinos 10, SHA1 e SHA2 do U8 podem ser conectados ao terra do chassi, se houver.

o pino VCC em u8 deve ser desacoplado pelo capacitor de 100nF ao terra analógico. Além disso, é preferível (mas não mais barato) alimentá-lo através de um cordão de indutor / ferrite em série.

alex
fonte