Desacoplar capacitores

Muitos ICs que eu vi sugerem desacoplar capacitores entre Vdd e Vss - isso é sensato.

No entanto, alguns ICs, por exemplo, o dsPIC33FJ128GP802 possui TRÊS pinos Vss e apenas dois pinos Vdd (AVdd e Vdd.) Então, eu colocaria um capacitor de desacoplamento em cada pino Vdd ou em cada pino Vdd em cada pino Vss?

decoupling-capacitor Thomas O
fonte

Eu sei que dizer que olhar para a folha de dados é desaprovado como resposta, mas na verdade acho que esse é um bom caso para trazê-la à tona. Se um chip tiver alguma necessidade específica, ele será especificado na folha de dados. Se você tivesse consultado a folha de dados desta foto, teria encontrado sua resposta.

Kellenjb

Na verdade, eu vi um grupo que gastou dinheiro com algumas placas profissionais, sem olhar para a folha de dados de nenhuma das peças. Quando eles ligaram, não funcionou. Acabou sendo que, se tivessem examinado a folha de dados, teriam encontrado uma página de consideração de layout que precisavam seguir.

Kellenjb

Respostas:

Acredito que a regra geral seja 1 limite por pino Vdd.

Você está usando um plano de terra? Nesse caso, não se preocupe em prender as tampas nos pinos Vss. No entanto, se você estiver usando um barramento de terra, sim, você deve conectar o cátodo das tampas diretamente ao Vss.

ajs410
fonte

Estou usando um plano de terra no meu PCB, mas protótipo em uma placa de ensaio. BTW, qual é o cátodo de um boné, eu pensei que eles eram bipolares?

Thomas O

Eu acho que está sendo usado como um nome para o terminal negativo de um dispositivo. As tampas de cerâmica e tântalo (que são os únicos dois tipos que eu consideraria para uma tampa de desacoplamento) são bipolares, enquanto os eletrolíticos (que têm uma VHS muito alta para ser eficaz na dissociação) são polarizados.

Kevin Vermeer

@reemrevnivek - Tântalas não polares? Não é comum ...

Connor Wolf

Ops! Foi mal. Excluído o peido do cérebro para impedir a disseminação de informações erradas, o restante está aqui: o cátodo está sendo usado como um nome para o terminal negativo de um dispositivo. As tampas de cerâmica são bipolares, enquanto as de tântalo são polarizadas. Observe que os eletrolíticos também são polarizados, mas são uma péssima escolha para desacoplamento devido ao alto ESR.

Kevin Vermeer

"Você está usando um plano de terra? Se sim, não se preocupe em prender as tampas nos pinos Vss." Bem, tecnicamente, você deseja que a indutância total do loop seja minimizada. Se você possui planos de aterramento / energia, deseja que os traços do capacitor até o plano sejam o mais curtos possível e os traços do plano até os pinos do IC sejam o mais curtos possível. Mas você também quer que o caminho através do avião seja curto: os aviões não são condutores perfeitos, então ainda há variação de tensão nos planos em frequências realmente altas.

Jason S

No caso desse chip, sim, você faria. Na verdade, eles alocam bastante espaço (páginas 21 e 22 na folha de dados ) para descrever os capacitores necessários.

Mas, como regra geral, você deseja 1 limite por pino Vdd. Um plano de terra nega a necessidade de se desacoplar no Vss, se você não tiver um, terá problemas.

No caso do dsPIC vinculado (e muitos outros chips), cada pino Vdd é adjacente a um pino Vss, portanto, basta colocá-lo ali. Na verdade, existem quatro pinos Vdd e quatro pinos Vss, então eles se combinam: 2xVdd (fonte IO), 1xAVdd (fonte ADC) e 1xVcap / Vddcore (capacitância do regulador interno), juntamente com 3xVss e 1xAVss.

Kevin Vermeer
fonte

Estou usando um dsPIC33FJ128GP802, que tem o número ímpar de pinos Vdd e Vss. O * 804 tem um número par. Como uma observação lateral, por que a Microchip faz isso? Deve haver alguma razão para os números desiguais.

Thomas O

Ah, eu não contaria o pino Vddcore como um pino de alimentação, pois é para o regulador interno. Há um Vdd, um AVss, dois Vss e um AVss, por que existem dois motivos, mas apenas um Vdd?

Thomas O

Por quê? Você teria que perguntar ao Microchip. Eu acho que é para reduzir a contagem de pinos. Vddcore é definitivamente um pino de energia! Consulte as seções 2.3 e 27.2 da ficha técnica: O pino VCAP / VDDCORE não deve ser conectado ao VDD e deve ter um capacitor entre 4,7 μF e 10 μF, 16V conectado ao terra. O tipo pode ser cerâmico ou tântalo.

Kevin Vermeer

O que quero dizer é que não afundar ou fonte de corrente (exceto como para o capacitor.)

Thomas O

Você ignorou . Se você levar isso em consideração, verá que há um para cada pino de energia. $V_{CAP}/V_{DDCORE}$ $V_{SS}$

insira a descrição da imagem aqui

Eu gostaria apenas que o Microchip tivesse colocado o do pino 8 e o do pino 13 nos pinos adjacentes, como nos pinos 19/20 e 27/28. $V_{SS}$ $V_{DD}$

Conforme explicado na seção 2.3 da folha de dados, há um regulador de tensão interno para o núcleo, que precisa de um capacitor de saída para estabilidade. Isso é . Você conecta 4,7 F a 10 F entre este pino e o terra. É tudo o que você precisa, o resto é interno. $V_{CAP}/V_{DDCORE}$ $\mu$ $\mu$

A seção 2.2 na folha de dados abrange a dissociação e mostra este esquema:

insira a descrição da imagem aqui

Alguns projetistas desenham trilhos de potência em um canto do esquema e colocam todos os capacitores de desacoplamento lá. A desculpa deles é que a dissociação no próprio esquema a confunde e a torna menos clara. IMO que é uma má idéia. Especialmente se alguém criar o layout da placa de circuito impresso, não está claro onde os capacitores pertencem fisicamente. Se você desenhá-los como no esquema acima, é sugerido pelo menos a quais pinos um capacitor pertence e o engenheiro de layout da PCB saberá que ele deve ser colocado próximo aos pinos.

stevenvh
fonte