Estou tendo problemas para criar um projeto FPGA relativamente simples (para um Altera Cyclone IV) que atenda ao tempo para a lógica acionada por um relógio de 250 MHz. Isso me faz pensar como os microprocessadores comerciais (como o Intel Core i7) conseguem atingir o tempo nas frequências de clock...
Trabalho com MCUs desde os anos 90, e recentemente me aventurei no cenário FPGA com os chips da série Spartan6 da Xilinx. Supondo que um projeto simples de automação de fábrica com sensores e motores e alguma inteligência para vincular tudo, em que tipo de dispositivo eu poderia terminar o projeto...
Ao usar um FPGA comum, como o Xilinx Spartan 3 ou o Virtex 5, quantos ciclos são necessários para executar uma multiplicação ou divisão de 64 bits de ponto flutuante de precisão dupla? Pelo que entendi, o FPGA não possui um FPU rígido e você precisa criar um usando as bibliotecas IEEE padrão ou...
Encontrei uma placa FPGA que gostei. Ele usa um Xilinx Spartan 6 LX45. Quando eu fui para a folha de dados da série Spartan 6 , ele disse apenas que havia 43.661 células lógicas. A quantos portões isso equivale? Ou ainda, como descobrir o número total de portas a partir do número de células...
Ao escrever o Verilog, uso uma variedade de "linters" que fornecerão erros e avisos. Estes são meu simulador (ModelSim), meu compilador (Quartus II) e um linter (Verilator). Juntos, tenho uma boa cobertura para armadilhas comuns, como diferenças de tamanho de ônibus e travas
Considerando que eu fiz uma arquitetura para fazer algo específico, escrevi em vhdl, por exemplo. Posso 'gravá-lo' em um chip fpga, para sempre? Ou como devo fazer isso, protegendo a propriedade intelectual sabendo que ela pode ser lida na memória flash
Sei que a combinação FPGA-DSP é normalmente usada para eletrônica de potência de ponta / ultrassom / ressonância magnética / etc. É possível que o processador leve substitua completamente o DSP, mesmo em FPGAs inferiores, como o Spartan 3/6? Adicionado: Qual seria o motivo de ter vários...
Estou trabalhando para melhorar e limpar um projeto FPGA grande e já funcional que possui um barramento de dados de 64 bits. Uma das perguntas que surgiram é: "devemos fazer a transição de todos os nossos ônibus para o AXI4Lite / APB ou devemos deixá-los como estão?" Alguns são AXI4Lite e...