Faz diferença, só fará sentido se você precisar dos recursos RAS (Confiabilidade, Disponibilidade e Serviço) em dispositivos x4 ou x8 e entender as vantagens e desvantagens de suas necessidades. Mais detalhes podem ser explicados no white paper da Dell Servidores Dell ™ PowerEdge ™ 2009 - Memória .
Além disso, a configuração e o layout com detalhes específicos do R710 estão disponíveis no Guia técnico do PowerEdge R710 - (pesquise no Google porque não tenho reputação de link).
A questão importante a ser observada é a diferença entre o ECC no chip e o "ECC avançado" fornecido pelo BIOS da Dell para correção de dados de dispositivo único (SDDC). Você terá um impacto no desempenho em ambos. O ECC se recuperará dos erros durante as gravações no chip. No entanto, o SDDC vai um passo além e organizará os bits para que um chip inteiro possa falhar e ainda ser recuperável. Veja um exemplo e detalhes Chipset SDDC E7500
O problema é se o seu desempenho e / ou confiabilidade são da maior preocupação no uso específico da máquina. Se uma falha no chip causar perda de dados críticos ou uso nesta máquina e não for redundante na implementação, o Advanced ECC pode ser um ótimo caminho a percorrer. No entanto, você o faz com um impacto no desempenho que pode ser mais importante para você.
Eu implementei tanto no campo nos servidores Dell PowerEdge para implementações únicas do Microsoft SQL Server. Se eu puder ter mais ajuda, basta comentar para que eu saiba.
Espero que ajude.
EDIT: Lacuna de cobertura / implementações ECC
Sim, existe uma lacuna de cobertura mesmo se você implementar os dois. Como você está usando especificamente um cluster de servidores de alta disponibilidade, IMHO, você deve usar o ECC avançado. Seu impacto no desempenho é mínimo comparado aos benefícios para os dispositivos em cluster. De acordo com Crucial, você tem apenas uma redução de 2% no desempenho da memória ECC em geral.
A diferença seria mais específica para os tipos de erros que ocorrem e como cada um lida com os erros. Na sua situação específica, não deve se traduzir em perda de dados. Como esse é um DBMS corporativo, os erros, problemas de concorrência etc. são gerenciados no nível do software para evitar a perda de dados. É mantido um histórico detalhado das alterações em um DBMS configurado corretamente e o software que o utiliza normalmente pode ser configurado para que a transação seja "revertida", caso ocorra um erro grave.
Implementações ECC
O ECC tentará corrigir erros de bit na leitura / gravação na memória. No entanto, se o erro for mais significativo, nem mesmo o ECC poderá se recuperar, causando potencial perda de dados. Há mais discussões sobre ECC também em ServerFault / O que é ram ECC e por que é melhor?
De acordo com a Wikipedia no ECC_Memory
A memória ECC mantém um sistema de memória efetivamente livre de erros de um bit ...
SDDC
Se você se referir ao documento do chipset E7500 acima (observe que os 55xx / 56xx da Intel exigem login / parceria, mas a idéia é semelhante e é por isso que eu não vinculei originalmente), que descreve o SDDC e como isso é possível. Basicamente, ele usa uma técnica para organizar as palavras gravadas na memória, garantindo que todas sejam escritas de tal maneira que cada palavra contenha apenas um erro de bit único, ou seja, a palavra deve ser recuperada do erro de bit único (como acima). Agora, isso é por palavra, para potencialmente se recuperar de erros de até 4 bits em dispositivos x4 (1 por palavra) e de até 8 bits em dispositivos x8 (ainda 1 por palavra), corrigindo erros de cada palavra.
Erros adicionais, mais erros de bits, falha total de memória, falha de canal, falha de barramento, etc. ainda podem causar problemas horríveis, mas é por isso que você tem um cluster e um DBMS corporativo.
Em resumo, se você tiver tudo ativado e houver muitos erros de bits para os algoritmos de correção de erros corrigirem, ainda haverá um erro, ou seja, lacuna na cobertura de erros. Estes podem ser excepcionalmente raros.
