Lembro-me de ter aprendido na escola que é possível construir qualquer circuito lógico somente NAND
ou NOR
portões.
Antes de tudo, estou pensando se é assim que realmente é feito: ou seja, quando a Intel faz uma CPU, eles constroem todos os registros etc. usando NAND
/ NOR
gates, ou eles têm alguma outra maneira mais extravagante de fazer as coisas?
Em segundo lugar, estou pensando se a construção de tudo dessa maneira aumenta o atraso de propagação em comparação com um circuito feito usando AND
/ OR
/ NOT
gates também.
Eu sei que ao usar PMOS
/ NMOS
configurações para construir portões, um AND
ou um OR
sai como 2 estágios, em oposição a NAND
ou a NOR
que são apenas 1. Como eu sei que você pode criar um AND
de 2 em cascata NAND
e um OR
de 2 em cascata NOR
, ele parece que o atraso na propagação não aumentaria enquanto os fabricantes estivessem usando NAND
s e NOR
s.
Alguém tem alguma idéia sobre tudo isso, especialmente sobre o que realmente é feito nos CIs fabricados?
fonte
NAND
e oNOR
menor número possível deles? Isso quase sempre produzirá um design melhor (em termos de atraso / contagem de portas) do que se eu abordasse o problema usando um repertório completo de portas e depois substituísseAND
/OR
/NOT
portas por seusNAND
/NOR
equivalentes?Minha inclinação para o CMOS é pensar em um componente básico como um inversor precedido por uma combinação arbitrária de portas "e" e "ou" independentes, sem interconexões entre elas; todas as seguintes funções:
têm essencialmente o mesmo custo em silício, embora apenas os dois últimos tenham nomes. Tentar compor as duas funções anteriores usando alguma combinação de portas NAND ou NOR produziria algo muito maior e mais lento do que uma realização direta.
fonte