Na escola, fui ensinado sobre transistores PMOS e NMOS e sobre transistores no modo de aprimoramento e esgotamento. Aqui está a versão curta do que eu entendo:
Melhoria significa que o canal está normalmente fechado. Esgotamento significa que o canal está normalmente aberto.
NMOS significa que o canal é feito de elétrons livres. PMOS significa que o canal é feito de orifícios livres.
NMOS de aprimoramento: a tensão positiva da porta atrai elétrons, abrindo o canal.
Aprimoramento PMOS: a tensão negativa da porta atrai orifícios, abrindo o canal.
Depleção NMOS: a tensão negativa da porta repele elétrons, fechando o canal.
PMOS de depleção: a tensão positiva da porta repele os furos, fechando o canal.
Faz seis anos desde que comecei a fazer trabalhos de design para ganhar a vida e, pelo menos em uma ocasião, eu queria (ou pelo menos pensei que queria) um transistor PMOS esgotado. Parecia uma boa idéia para um circuito de auto-inicialização de uma fonte de alimentação, por exemplo. No entanto, nenhum desses dispositivos parece existir.
Por que não há transistores de esgotamento do PMOS? O meu entendimento deles é falho? Eles são inúteis? Impossível construir? Tão caro construir que uma combinação mais barata de outros transistores é preferida? Ou eles estão lá fora e eu simplesmente não sei para onde olhar?
fonte
Respostas:
A Wiki diz ...
Em um MOSFET no modo de depleção, o dispositivo normalmente está LIGADO na tensão zero da porta-fonte. Tais dispositivos são usados como "resistores" de carga em circuitos lógicos (na lógica NMOS de carga de depleção, por exemplo). Para dispositivos de carga de depleção do tipo N, a tensão limite pode ser de cerca de –3 V, para que possa ser desligada puxando a porta 3 V negativa (o dreno, em comparação, é mais positivo que a fonte no NMOS). No PMOS, as polaridades são invertidas.
Portanto, para um PMOS no modo de depleção, ele normalmente está LIGADO a Zero volts, mas você precisa de 3V ou mais no gate maior que a tensão de alimentação para desligar. De onde você tira essa tensão? Eu acho que é por isso que é incomum.
Na prática, agora os chamamos de interruptores laterais altos ou comutadores laterais baixos para MOSFETs de energia. Eles preferem não combinar o modo de aprimoramento e esgotamento no mesmo chip, pois os custos de processamento são quase o dobro. Esta patente define alguma inovação e uma melhor descrição física. do que me lembro. http://www.google.com/patents/US20100044796
É possível que o que você está sugerindo e o desempenho sejam questões-chave. No entanto, quando se trata de ESR baixo, os MOSFETS são como interruptores controlados por tensão, com o ESR alterando uma ampla faixa de tensões CC, diferentemente dos transistores bipolares, que são de 0,6 a <2V para o pico máximo em alguns casos. Também para MOSFETs, é construtivo pensar neles como tendo um ganho de impedância de 50 a 100 ao examinar cargas e ESR da fonte. Portanto, considere que você precisa de uma fonte de 100 ohm para acionar o MOSFET de 1 ohm e uma fonte de 10 ohm para acionar um MOSFET de 10 mΩ se você usar 100: 1, o Conservador é 50: 1. Isso é SOMENTE importante durante o período de transição do comutador, não a corrente do portão de estado estacionário.
Enquanto o hFE bipolar cai drasticamente, você considera um hFe de 10 a 20 bom quando saturado para um interruptor de energia.
Considere também os MOSFETS como comutadores controlados por carga durante a transição, para que você tenha uma grande carga disponível para acionar a capacitância do portão e a carga refletida no portão com um acionador de portão ESR baixo, para fazer uma transição rápida e evitar o toque da comutação ou calções cruzados em ponte. Mas isso depende das necessidades de design.
Espero que não sejam muitas informações e a patente explica como funciona para todos os modos de esgotamento e aprimoramento do tipo PN em termos de física de dispositivos.
fonte