O portão lógico NAND é perfeitamente simétrico?

8

Em outras palavras: se trocarmos A e B, Q se comportará exatamente da mesma forma nas análises DC e transitória?

insira a descrição da imagem aqui

digital-logic logic-gates cmos spice nand Vahram Voskerchyan
fonte
7
O fato de que M2 é terreno referenciado e M1 não se pode fazer uma pequena diferença
BeB00

Respostas:

10

Haverá uma diferença muito pequena nesse circuito devido às diferenças de VGS na pilha N enquanto o circuito estiver afundando corrente durante a comutação. M1 será marginalmente mais lento que M2 sob algumas condições.

No entanto, é provável que haja outros fatores, como a disposição do circuito, que terão um efeito igualmente grande.

Definir perfeito. Muito do que fazemos em EE é sobre modelagem. O modelo nunca é perfeito e, na maioria dos níveis de abstração, o comportamento desse circuito seria considerado simétrico. Se permitirmos que diferenças muito pequenas em um circuito que normalmente inclua dezenas desses portões nos afetem, nunca faremos nada.

RoyC
fonte
11

Depende do meio ambiente.
Talvez no seu circuito acima e em um FPGA sejam iguais, mas em uma biblioteca ASIC você encontra diferenças entre as várias entradas.

Velhote
fonte
Tentei mudar as entradas trocando isso entre si e obtive exatamente o mesmo resultado, por isso acho que é simétrico. Mas não consigo encontrar um bom raciocínio.
Vahram Voskerchyan
@VahramVoskerchyan Isso é lógica defeituosa (ow). Considere o seguinte: se eu criei um NAND que não fosse simétrico, digamos que tivesse requisitos de tensão diferentes para uma de suas entradas, ele ainda seria um NAND?
18718 Maroon
@CandiedOrange Mas existem portas lógicas assimétricas. Pseudo NMOS NAND, por exemplo (se não me engano).
Vahram Voskerchyan
Essa é a questão. É lógica defeituosa (ow) argumentar que um NAND simétrico significa que todos os NANDS são simétricos.
Candied_orange 5/03
Os transistores PM3 M3 e M4 influenciarão a saída através de seu Cgd durante a comutação. No entanto, apenas o transistor NMOS M1 pode fazer o mesmo. Portanto, durante a comutação, M1 e M2 influenciarão os picos de maneira diferente. O limite de comutação necessário também será um pouco diferente. Os vgs de ambos os transistores não são os mesmos, mesmo que A e B tenham a mesma tensão. Isso ocorre porque o M2 também precisará de alguns vds para conduzir a corrente.
Vahram Voskerchyan 26/03
3

Como os dispositivos M1 e M2 estão em uma configuração diferente, haverá uma diferença entre as entradas A e B.

No entanto, talvez você precise procurar muito e com cuidado para ver os efeitos de tempo ou limite dessa diferença.

Ao projetar um portão lógico em um sistema, você trabalha com as especificações máximas, mas espera que ele se comporte mais próximo do típico. Geralmente, há uma variação de 2: 1 ou até 3: 1 entre as especificações máximas e as típicas. É provável que qualquer diferença no desempenho entre as entradas A e B seja muito menor do que a diferença entre os intervalos máximo e típico.

Neil_UK
fonte
Então podemos dizer que nosso circuito é simétrico com algumas variações?
Vahram Voskerchyan
Não. Em termos lógicos, é nominalmente simétrico. Em termos analógicos, não está longe de ser simétrico.
30518 Neil_UK
0

Se você se preocupa com o processamento de pulso de precisão, como na construção dos flip-flops de um detector de frequência de fase PFD de baixo jitter, você deve entender todas as várias maneiras pelas quais as cargas batalham dentro do circuito e permanecem alojadas para perturbar o próximo pulso, causando variações de atraso entre pulsos e tremulação determinística.

analogsystemsrf
fonte
0

Certa vez, fiz um chip com portões NAND propositadamente assimétricos, para um somador de transporte em cascata, no qual a velocidade de uma entrada precisava ser otimizada e a outra não tanto.

Então não, não necessariamente simétrico. Mas geralmente quase isso.

Dick Lyon
fonte