Configure e mantenha o tempo de saída quando violado
Considere um flip-flop D ativado por borda positiva com sinal de entrada X com um tempo de configuração de 20 ns e um tempo de espera de 0 ns. Qual será a saída? C é um sinal de relógio com um período de 40 ns. Durante a sexta margem positiva, vemos que os dados (ou X) não são estáveis por 20...