um flip-flop ou latch é um circuito que possui dois estados estáveis e pode ser usado para armazenar informações de estado.
Qual é a diferença entre uma trava e um flip-flop? O que estou pensando é que uma trava é equivalente a um flip-flop, pois é usada para armazenar bits e também é equivalente a um registro que também é usado para armazenar dados. Mas, depois de ler alguns artigos na internet, encontrei diferenças...
Nos diagramas de circuitos lógicos, vi várias convenções para nomear entradas e saídas de portas lógicas e circuitos combinatórios. No entanto, elementos com estado, como trincos e chinelos, costumam ter seu "estado" chamado Q. Suspeito que exista uma conexão com Máquinas de Estado Finito abstratas...
Parece haver várias definições diferentes de chinelos e fechos por aí, algumas das quais são contraditórias. O livro de texto de Ciência da Computação do curso que eu ensino é provavelmente o mais confuso (na verdade, tenho pouca fé no livro, porque está errado em vários lugares). Sinto-me à...
Como a comunicação serial assíncrona está amplamente difundida entre os dispositivos eletrônicos até hoje em dia, acredito que muitos de nós já encontramos essa pergunta periodicamente. Considere um dispositivo eletrônico De um computador PCconectado à linha serial (RS-232 ou similar) e necessário...
A questão: Quando o uso de travas é melhor do que flip-flops em um FPGA compatível com ambos? Fundo: É um princípio bem conhecido que trincos transparentes sensíveis ao nível devem ser evitados nos FPGAs, e chinelos sensíveis ao limite devem ser usados exclusivamente. A maioria das...
Estou tentando entender chinelos e trincos. Estou lendo o livro Digital Logic de Morris Mano. Uma coisa que não consigo entender é por que relógio chinelos? Entendo por que precisamos de travas "ativadas" ou fechadas. Mas qual é a utilidade do relógio? Eu não sou capaz de entender isso. Por que...
No flip-flop D, D significa DADOS. No flip-flop SR, S significa SET e R significa RESET. Qual é o significado dos J e K do flip-flop de
Quais são as maneiras mais simples, baratas e menores de fazer uma troca momentânea produzir uma saída de alternância de 2 estados (chave momentânea com trava)? Em outras palavras, a saída é baixa continuamente e, quando você pressiona momentaneamente o botão / tato, a saída muda para alta...
Entendo o que é metaestabilidade, mas não entendo como vincular chinelos reduz isso? Se a saída do primeiro flip-flop for metaestável, isso será usado como entrada para o segundo. Mas não vejo como o segundo flip flop será capaz de fazer qualquer coisa com essa entrada e torná-la estável. Desde...
Não consigo entender como o SR Latch funciona. Aparentemente, você conecta uma linha de entrada de R e outra de S e deve obter resultados em Q e Q '. No entanto, R e S requerem entrada da saída do outro, e a saída do outro requer entrada da saída do outro. O que vem primeiro a galinha ou o ovo...
Neste diagrama qual seria o estado inicial para Q? Como a primeira NOR para S e R se baseia em resultados anteriores, deve haver algo para a primeira iteração? NOTA: Estou em uma aula de lógica digital do primeiro ano, portanto, a questão é para uso teórico (criação de tabelas, vários...
Nas minhas anotações de aula, continuo lendo "não feche o relógio". Tentei pesquisar na Internet, mas não consigo encontrar o significado exato dessa
Me deparei com o flip flop RS e tentei implementá-lo em um simulador e usando portas lógicas reais. Mas ainda não tenho certeza se entendi corretamente o caso instável ou proibido S = 1, R = 1 no flip-flop. Alguém pode me dizer o que exatamente é isso? A propósito, usei o NAND Gates de 2 entradas...
Comecei a estudar chinelos recentemente e estou preso neste momento: Em alguns tutoriais em vídeo, as pessoas explicam o flip-flop SR como este: Então eles usam portas NAND, produzindo uma tabela de transição como esta: | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |...
Considere um flip-flop D ativado por borda positiva com sinal de entrada X com um tempo de configuração de 20 ns e um tempo de espera de 0 ns. Qual será a saída? C é um sinal de relógio com um período de 40 ns. Durante a sexta margem positiva, vemos que os dados (ou X) não são estáveis por 20...
Examinei dois dos meus livros e consultei meu professor, mas nada parece esclarecer minhas dúvidas. As duas versões de corrida que me ensinaram são: Quando as entradas S e R de um flip-flop SR estão no lógico 1, a saída se torna instável e é conhecida como condição de corrida. Quando as...
Estou tendo problemas para entender o que está acontecendo neste circuito. A pergunta pergunta "qual é o valor de Q se e " (como mostrado).R¯= 1R¯=1\bar{R} = 1S¯= 0S¯=0\bar{S} = 0 Nesse caso, como posso determinar como é o Q? Sei que essa pergunta pode exigir conhecimento da pergunta acima, e...
Ok, essa provavelmente é uma pergunta básica, mas eu entendo como as travas SR funcionam, exceto uma coisa. Na entrada R e na entrada S, você pode torná-los 0 ou 1 ..... mas e as linhas de entrada próximas a elas (que dependem da saída do R ou gate ou S ou gate) ...... o que esses "Iniciar"...
Estou tentando solucionar um problema do sintetizador que tenho, um sintetizador do início dos anos 80 da Roland chamado RS-09. Estou apenas começando a estudar lógica e estou perplexo com o que está acontecendo. Neste sintetizador, um 4013 está sendo usado como um divisor de frequência para...
Eu tenho aprendido recentemente eletrônica digital. Eu sei que existem portões que executam funções lógicas, eu aprendi sobre RS-Latch, D-Latch e Master-Slave-D-Flip-Flop. Agora que posso executar funções lógicas e armazenar estados, posso criar uma máquina de estado finito (por exemplo, semáforo)....