É uma má prática rotear sinais de alta velocidade (como um barramento SPI com clock de 4 MHz) através de vias PCB? Percebi um bom ruído (+ -300mV) nos meus sinais de barramento SPI com níveis de 3,3V. Os traços de sinais têm apenas cerca de 5 cm de comprimento, mas passam por cerca de 5 vias cada...
Estou trabalhando em um layout DDR3 na velocidade de clock de 533Mhz em uma configuração T balanceada. No momento, não consigo rotear as linhas de endereço / ctrl com uma quantidade igual de vias (+1 em um número limitado de linhas). Todas as linhas foram roteadas para o mesmo comprimento dentro de...
Meu pacote de layout de PCB (Altium) tem uma opção para definir a pilha completa de uma via, para que se possa ter anéis anulares de tamanhos diferentes em diferentes camadas. Eu queria saber se é considerado "fabricável" se uma via tem anéis anulares apenas em camadas onde se conecta a outro...
Estou encaminhando um Spartan 6 BGA, vi muitas pessoas colocarem a via ao lado da almofada. A Via pode ser colocada na almofada se estiver cheia antes da colocação da BGA?
Estou trabalhando em uma placa que possui alguns sinais LVDS 2.5. Todos os guias que li sobre o layout da placa dizem não colocar vias entre os traços diferenciais, por exemplo, este guia Em alguns casos, seria muito mais fácil rotear os pares diferenciais da seguinte maneira: Olhando para B5...