Eu quero entender como diferentes construções no código VHDL são sintetizadas em RTL. Alguém pode me dizer a diferença entre a construção If-Else e a instrução Case de um processo em VHDL em termos de como o código é inferido no circuito RTL pela ferramenta de síntese? Considere o caso de...